[發明專利]計算成像管線

有效

• 申請號: 201480045179.0
• 申請日: 2014-08-06
• 公開（公告）號: CN105765623B
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 大衛·莫洛尼;理查德·里士滿;大衛·多諾霍;布蘭登·巴里;科馬克·布里克;奧維迪烏·安德烈·韋薩
• 申請（專利權）人: 大衛·莫洛尼;理查德·里士滿;大衛·多諾霍;布蘭登·巴里;科馬克·布里克;奧維迪烏·安德烈·韋薩
• 主分類號: G06T1/20
• 分類號: G06T1/20;G06T1/60;G09G5/36;G09G5/397
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 楊生平;鐘錦舜

1.一種并行處理裝置，所述處理裝置包括：

多個處理元件，其被構造來執行指令；

存儲器子系統，其包括多個存儲器片，所述存儲器子系統包括與所述多個處理元件中的第一個相對應的存儲器片中的第一個，其中所述存儲器片中的第一個包括每個具有單獨的讀取和寫入端口的多個隨機存取存儲器(RAM)圖塊；以及

多個仲裁塊，所述多個仲裁塊中的相應仲裁塊與以下兩者都相關聯：(a)所述多個處理元件中的第一個以及(b)所述多個RAM圖塊中的相應RAM圖塊，所述多個仲裁塊中的第一個用于：

響應于確定所述處理元件中的第一個的訪問請求是針對所述存儲器片中的第一個，向所述多個處理元件中的第一個發送訪問授權消息；以及

響應于確定所述處理元件中的第一個的訪問請求不是針對被包括在所述存儲器子系統中的所述存儲器片中的第一個，將來自所述多個處理元件中的第一個的請求路由到互連系統。

2.如權利要求1所述的并行處理裝置，其中所述多個仲裁塊中的第一個被構造來以循環法方式將所述訪問授權消息發送到所述多個處理元件中的第一個。

3.如權利要求1所述的并行處理裝置，其中所述多個仲裁塊包括沖突檢測器，所述沖突檢測器被構造來監視對所述多個RAM圖塊中的相應RAM圖塊的存儲器訪問請求，以及確定所述多個處理元件中的兩個或更多個是否試圖同時訪問所述多個RAM圖塊中的相應RAM圖塊。

4.如權利要求3所述的并行處理裝置，其中所述沖突檢測器耦接至多個地址解碼器，其中所述多個地址解碼器中的相應地址解碼器耦接至所述多個處理元件中的相應處理元件，并且被構造來確定所述多個處理元件中的一個是否試圖訪問與所述多個仲裁塊中的第一個相關聯的所述多個RAM圖塊中的相應RAM圖塊。

5.如權利要求1所述的并行處理裝置，其中所述多個處理元件包括向量處理器或硬件加速器中的至少一個。

6.如權利要求5所述的并行處理裝置，其還包括每個被構造來提供對所述多個存儲器片中的相應存儲器片的訪問的多個存儲器片控制器。

7.如權利要求6所述的并行處理裝置，其中所述互連系統包括被構造來提供在所述向量處理器中的至少一個與所述存儲器子系統之間的通信的第一總線。

8.如權利要求7所述的并行處理裝置，其中所述互連系統包括被構造來提供在所述硬件加速器中的至少一個與所述存儲器子系統之間的通信的第二總線系統。

9.如權利要求8所述的并行處理裝置，其中所述第二總線系統包括片地址請求過濾器，所述片地址請求過濾器被構造來通過從所述硬件加速器的相應一個接收存儲器訪問請求，以及通過向所述硬件加速器的相應一個授予對所述存儲器子系統的訪問，調解在所述硬件加速器中的至少一個與所述存儲器子系統之間的通信。

10.如權利要求1所述的并行處理裝置，其中所述多個處理裝置中的一個包括用于增加所述存儲器子系統的吞吐量的緩沖區，其中在所述緩沖區中的元件數目大于用于檢索來自所述存儲器子系統的數據的循環的數目。