[發明專利]具有減小的感測延遲和改善的感測余量的SRAM讀取緩沖器

有效

• 申請號: 201480043596.1
• 申請日: 2014-07-21
• 公開（公告）號: CN105637589B
• 公開（公告）日: 2018-11-02
• 發明（設計）人: S-O·鄭;Y·楊;S·S·宋;Z·王;C·F·耶普
• 申請（專利權）人: 高通股份有限公司;延世大學校產學協力團
• 主分類號: G11C11/412
• 分類號: G11C11/412
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李小芳

1.一種操作靜態隨機存取存儲器(SRAM)單元的方法，所述方法包括：

將存儲在所述SRAM單元處的值反相以生成反相值，其中所述值由所述SRAM單元的讀取緩沖器的反相器來反相，所述讀取緩沖器的所述反相器包括具有響應于所述SRAM單元的輸出的柵極的至少第一晶體管和第二晶體管，其中讀字線耦合至所述反相器的所述第一晶體管，所述讀字線能操作用于激活所述反相器；以及

基于所述反相值來控制所述讀取緩沖器的開關的控制端子，所述開關耦合至位線并耦合至補讀字線。

2.如權利要求1所述的方法，其特征在于，當所述反相值具有邏輯1值時，控制所述開關的所述控制端子包括通過激活所述開關來使所述位線向電壓端子放電。

3.如權利要求2所述的方法，其特征在于，激活所述開關在所述位線處生成邏輯0值。

4.如權利要求1所述的方法，其特征在于，當所述反相值具有邏輯0值時，控制所述開關的所述控制端子包括將所述開關維持在停用狀態。

5.如權利要求4所述的方法，其特征在于，將所述開關的所述控制端子維持在所述停用狀態導致耦合至所述讀取緩沖器的所述位線處的邏輯1值。

6.如權利要求1所述的方法，其特征在于，進一步包括發起與所述SRAM單元相關聯的待機操作模式，其中所述開關的所述控制端子在所述待機操作模式期間被維持在停用狀態。

7.如權利要求6所述的方法，其特征在于，所述開關的所述控制端子在所述待機操作模式期間被偏置在邏輯0值。

8.如權利要求6所述的方法，其特征在于，所述補讀字線與電壓端子相關聯，并且其中所述位線和所述電壓端子在所述待機操作模式期間被偏置在共用電壓。

9.如權利要求6所述的方法，其特征在于，所述反相器的p型金屬氧化物半導體場效應晶體管(pMOSFET)的第一源極端子以及n型金屬氧化物半導體場效應晶體管(nMOSFET)的第二源極端子在所述待機操作模式期間被偏置在共用電壓。

10.如權利要求1所述的方法，其特征在于，所述方法進一步包括：

發起與SRAM單元列中的所述SRAM單元相關聯的讀操作；以及

在所述讀操作期間：

使第一電流從位線流到所述SRAM單元列中的第一未選中SRAM單元的第一讀取緩沖器，所述第一讀取緩沖器包括具有至少第一晶體管和第二晶體管的第一反相器，所述至少兩個晶體管具有響應于所述第一未選中SRAM單元的輸出的柵極，所述第一讀取緩沖器進一步包括耦合至所述位線并耦合至補讀字線的第一開關，所述第一開關響應于所述第一反相器的輸出，其中讀字線耦合至所述第一反相器的所述第一晶體管，所述讀字線能操作用于激活所述反相器；以及

使第二電流從所述SRAM單元列中的第二未選中SRAM單元的第二讀取緩沖器流到所述位線。

11.如權利要求10所述的方法，其特征在于，進一步包括在發起所述讀操作之前對所述位線進行預充電，其中所述第一電流在所述讀操作期間對抗所述位線的放電。

12.如權利要求11所述的方法，其特征在于，n指示所述SRAM單元列中的單元數目，并且其中所述位線的所述放電由n–2個泄漏電流來對抗。