[發明專利]處理器和存儲器控制方法

有效

• 申請號: 201480043500.1
• 申請日: 2014-07-30
• 公開（公告）號: CN105453066B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 姜秉益;樸鎮永;李承昱;洪銀石
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F12/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

本發明涉及處理器和存儲器。更具體地，本發明涉及各種主知識產權(IP)可存取的可切換片上存儲器和用于控制其的方法，并且根據本發明的一個實施例的用于控制片上存儲器的方法可以包括步驟：設置包括以下當中的至少一種的存儲器分配信息：各個主IP的模式、優先級、所需的存儲器的空間尺寸以及與其它主IP的相關性；并且通過使用所述存儲器分配信息分配用于各個主IP的存儲器。根據本發明的一個實施例，在嵌入的SoC中的各種主IP能夠利用片上緩沖器和片上高速緩沖的所有優點。

技術領域

本發明涉及一種處理器和存儲器，更具體地說，涉及一種眾多主知識產權(IP)可以存取的可切換片上存儲器、以及控制所述片上存儲器的方法。

背景技術

近年來，應用處理器(AP)已被在移動設備(如移動電話、平板個人計算機(平板)等)中被廣泛采用。作為AP之一的存儲器子系統的重要性持續增加。

AP可以是指以這樣的方式實現的片上系統(SoC)：具有眾多功能的現有復雜系統被集成到單個芯片中作為單一系統。

關于SoC的具體化的技術已得到研究。特別是，用于連接嵌入在芯片中的各種知識產權(IP)的方案已被認為是重要的事項。

SOC一般被配置成包括用于控制整個系統的處理器和由處理器控制的眾多IP。IP是指可以被集成到SoC中的電路或邏輯或其組合。電路或邏輯能夠存儲代碼。IP可以被分類成：從IP(slave IP)，被配置成僅僅由處理器控制；和主IP(master IP)，被配置成需要與其它從IP的數據通信。在某些例子中，一個IP可以充當主和從兩者。

例如，IP能夠包括中央處理單元(CPU)、CPU中包括的眾多核心、多格式編解碼器(MFC)、視頻模塊，例如，攝像頭接口、聯合照片專家組(JPEG)處理器、視頻處理器或混合器、圖形處理單元(GPU)、3D圖形核心、音頻系統、驅動器、顯示驅動器、數字信號處理器(DSP)，易失性存儲器件、非易失性存儲器件、存儲器控制器、高速緩沖存儲器等。

圖1是示出在SoC設計中邏輯區域和存儲區域之間的比例的圖表。

參考圖1，其示出了邏輯區域和存儲區域之間的比例正在增加。特別是，在嵌入式SoC中存儲子系統占據的區域預計在2012年增加至大約70％，并且在2014年94％。由于存儲子系統是確定SoC的價格、性能、功率消耗的因素，所以在設計嵌入式SoC和片上存儲器時，必須加以考慮。

發明內容

技術問題

設計本發明以滿足所述要求，并且本發明提供用于嵌入在SoC中的各種主知識產權(IP)使用片上緩沖器和片上高速緩沖的所有優點的方法。

本發明還提供了一種眾多主IP可以存取的可切換片上存儲器。

應當理解，本發明的目的不限于上述描述中的那些，并且從下面描述中上面沒有描述的其它目標將變得更加明顯。

技術方案

根據本發明一方面，提供一種片上存儲器的存儲器控制方法。所述片上存儲器的存儲器控制方法包括：設置包括以下中的至少一種的存儲器分配信息：根據各個主知識產權(IP)的模式、優先級、所需的存儲器空間的尺寸以及與其它主IP的相關性；并且使用所述存儲器分配信息來向各個主IP分配存儲器。

優選地，設置所述存儲器分配信息包括：確定主IP的局域性是否存在；當主IP的局域性存在時，確定存取范圍是否小于所述片上存儲器的存儲器區域；當存取范圍小于所述片上存儲器的所述存儲器區域時，將主IP模式設置為緩沖器；并且當存取范圍大于所述片上存儲器的存儲器區域時，將主IP模式設置為高速緩沖。

優選地，設置存儲器分配信息包括：當主IP是實時IP時，將所述主IP設置為具有高優先級。