[發明專利]具有深溝槽隔離結構的方法及半導體結構

有效

• 申請號: 201480040611.7
• 申請日: 2014-07-17
• 公開（公告）號: CN105453265B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: T·塔穆拉;B·胡;S·彭德哈卡爾;G·馬圖爾
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L27/10
• 分類號: H01L27/10;H01L21/762
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 徐東升;趙蓉民

晶體管陣列(300)的密度通過在半導體材料(114)中形成一個或多個深溝槽隔離結構(312，314)來增加。深溝槽隔離結構(312，314)橫向圍繞陣列(300)中的晶體管。深溝槽隔離結構(312，314)限制摻雜物的橫向擴散和電子載流子的橫向移動。

技術領域

本公開總體涉及半導體結構，并且具體涉及半導體結構和形成具有深溝槽隔離結構的半導體結構的方法。

背景技術

金屬氧化物半導體(MOS)晶體管是眾所周知的半導體器件，其可以被實現為n溝道(NMOS)器件或p溝道(PMOS)器件。MOS晶體管具有通過溝道分開的間隔開的源極區和漏極區以及位于溝道上方的金屬柵極。金屬柵極通過柵極介電層與該溝道隔離。可替代地，MOS晶體管的柵極用摻雜多晶硅而不是金屬來形成。

雙擴散MOS(DMOS)晶體管是功率MOS晶體管，其具有形成溝道的雙擴散阱以及被稱為漏極漂移區的大的輕摻雜漏極區，所述輕摻雜漏極區位于溝道和重摻雜漏極區之間。橫向DMOS(LDMOS)晶體管是源極區和漏極區橫向間隔開的DMOS晶體管。LDMOS陣列是按照圖案諸如行和列的陣列布置的一組LDMOS晶體管。

圖1A-1B示出常規LDMOS晶體管陣列100的視圖。圖1A示出平面圖，而圖1B示出沿圖1A中的線1B-1B截取的剖視圖。如圖1A-1B所示，LDMOS晶體管陣列100包括半導體結構110，該半導體結構具有p型單晶硅襯底區112以及在襯底區112上方生長的p型外延層114。而且，半導體結構110包括形成在外延層114的頂表面中以向下延伸到外延層114中的若干淺溝槽隔離結構116。

如圖1A-1B所示，LDMOS晶體管陣列100也包括在外延層114中形成的一對相鄰LDMOS晶體管120。每個LDMOS晶體管120包括在外延層114中形成的n-漏極漂移區140以及在n-漏極漂移區140中形成的n+漏極142。

而且，每個LDMOS晶體管120包括在外延層114中形成的雙擴散阱(Dwell)144。雙擴散阱144包括p型區146和接觸p型區146的n型區148。每個LDMOS晶體管120還包括n+源極150和p+接觸區152，兩者在外延層114中形成。n+源極150接觸p型區146和n型區148。由n+源極150橫向圍繞的p+接觸區152接觸p型區146和n+源極150。

接觸n-漏極漂移區140的p型區146包括位于n-漏極漂移區140與n型區148之間的溝道區154。與n+漏極142間隔開的p型區146也具有大于外延層114的摻雜物濃度的摻雜物濃度。而且，n+源極150位于與n+漏極142橫向隔開的位置。此外，n+漏極142接觸淺溝槽隔離結構116，該淺溝槽隔離結構在橫向上位于漏極142與源極150之間。

如圖1A-1B所示，每個LDMOS晶體管120包括接觸溝道區154并位于其上方的柵極介電結構160以及接觸柵極介電結構160并位于溝道區154上方的柵極162。柵極162具有帶方角(square-cornered)的圓形形狀。而且，每個LDMOS晶體管120包括接觸柵極162的內側壁間隔部164以及接觸柵極162并橫向圍繞柵極162的外側壁間隔部166。

如圖1A-1B所示，半導體結構110包括p型區170，該p型區170在外延層114中形成于相鄰的LDMOS晶體管120的n-漏極漂移區140之間作為溝道停止件(stopper)。溝道停止件區170橫向圍繞每個LDMOS晶體管120。

在工作時，當第一正電壓(諸如40V)被置于LDMOS晶體管120的n+漏極142上并且接地電壓(ground)被置于p型區146(通過p+接觸區152)和n+源極區150上時，LDMOS晶體管120在接地電壓被置于柵極162上時關斷。在此情況下，沒有電子從n+源極150流向n+漏極142。