[發明專利]一種3D堆疊器件、芯片及通信方法

有效

• 申請號: 201480038640.X
• 申請日: 2014-06-30
• 公開（公告）號: CN105393353B
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 陳少杰;韋竹林;張樹杰;趙俊峰;何睿;楊偉;林芃
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本發明實施例提供了一種3D堆疊器件，包括：第一基板，用于承載計算單元；第二基板，用于承載存儲單元；第一天線陣列，位于第一基板上，與計算單元電連接，且指向第二基板，用于發射計算單元輸出的數據和/或接收第二天線陣列發射的數據；第二天線陣列，位于第二基板上，與存儲單元電連接，且指向第一基板，用于接收第一天線陣列發射的數據和/或接收存儲單元輸出的數據；調節單元，用于調節第一天線陣列和/或第二天線陣列中的天線的傳輸參數，以確保計算單元中的內核與存儲單元中的存儲子單元之間完成數據傳輸，本發明實施例還提供了一種芯片及通信方法，采用本發明，可提升芯片內部的傳輸帶寬，且傳輸通路可根據應用需求進行動態分配。

技術領域

本發明涉及電子技術領域，尤其涉及一種3D堆疊器件、芯片及通信方法。

背景技術

隨著用戶對終端輕便化的要求越來越高，如手機、平板電腦、筆記本或電視等，基于方便攜帶或美觀的考慮，現有終端的機身厚度越來越薄。這就要求終端內部的集成芯片功能越來越豐富，且體積越來越小。而在集成芯片內部，計算單元和存儲單元作為最重要的組成部分，其互連方式對集成芯片的體積影響很大。

在現有技術中，有線互連技術包含片內的3D封裝、2.5D封裝以及片外互連結構。其中，3D封裝，是指在不改變封裝體尺寸的前提下，在同一個封裝體內于垂直方向疊放兩個以上芯片的封裝技術，從而可實現存儲容量的倍增；由于將芯片直接互連，互連線長度顯著縮短，信號傳輸得更快且所受干擾更小；再次，可將多個不同功能芯片堆疊在一起，使單個封裝體實現更多的功能；最后，采用3D封裝的芯片還有功耗低、速度快等優點，可使得電子信息產品的尺寸和重量減小數十倍。因此，3D封裝技術正被越來越廣泛的應用。但是，對于具備至少兩個內核(Core)的計算單元與具備至少兩個存儲子單元的存儲單元而言，現有的3D封裝技術中，每個內核與每個存儲子單元之間都必須存在固定的輸入輸出通路，每個內核通過硅通孔(Through Si Via，簡稱TSV)與存儲子單元連接，通過機械開關切換，由選擇器選擇傳輸通路。但是機械開關的速率有限，有線傳輸的帶寬也有限，且由于輸入輸出通路較多，需要預留多個IO(in/out，簡稱IO)端口，走線較多，導致互聯結構復雜，集成度有限，芯片體積較大，計算和存儲融合的數據存儲系統架構不靈活，無法根據應用需求進行動態資源分配，另開關切換時僅單通道存在數據傳輸，不能充分發揮芯片的性能。

發明內容

本發明實施例提供了一種3D堆疊器件、芯片及通信方法，可解決芯片內部傳輸帶寬有限，傳輸通路無法根據應用需求進行動態分配的問題。

本發明實施例第一方面提供了一種3D堆疊器件，可包括：

第一基板，用于承載計算單元，所述計算單元包括一個內核；

第二基板，用于承載存儲單元，所述存儲單元包括一個存儲子單元；

第一天線陣列，位于所述第一基板上，與所述計算單元電連接，且指向所述第二基板，用于發射所述計算單元輸出的數據和/或接收第二天線陣列發射的數據；

所述第二天線陣列，位于所述第二基板上，與所述存儲單元電連接，且指向所述第一基板，用于接收所述第一天線陣列發射的數據和/或接收所述存儲單元輸出的數據；

調節單元，用于調節所述第一天線陣列和/或第二天線陣列中的天線的傳輸參數，以確保所述計算單元中的所述內核與所述存儲單元中的所述存儲子單元之間完成數據傳輸，其中，所述天線的傳輸參數包括相位參數。

在第一方面的第一種可能的實現方式中，所述第一天線陣列中的天線為所述第一基板上指向所述第二基板且不與所述第二基板接觸的硅通孔，所述第二天線陣列中的天線為所述第二基板上指向所述第一基板且不與所述第一基板接觸的硅通孔。

結合第一方面或結合第一方面的第一種可能的實現方式，在第二種可能的實現方式中，所述調節單元還用于：