[發明專利]多CPU系統中的增強型數據傳輸

有效

• 申請號: 201480038205.7
• 申請日: 2014-08-18
• 公開（公告）號: CN105359122B
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 諾伯特·埃吉;施廣宇;拉祖·喬西
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

1.一種在內存設備中實施的方法，其特征在于，所述內存設備包括第一內存和第二內存，所述方法包括：

從第一計算系統中的第一中央處理器(central processing unit，CPU)接收直接內存訪問(DMA)寫請求，其中所述DMA寫請求是針對多個數據字節；

響應于所述DMA寫請求：

在所述第一CPU沒有進行處理的情況下從所述第一計算系統中的內存接收所述多個數據字節；

將所述多個數據字節存儲在所述第一內存中；以及

在完成所述存儲后，向第二計算系統中的第二CPU發送中斷消息，其中所述中斷消息用于中斷所述第二CPU的處理并發起向所述第二計算系統中的內存傳輸所述多個數據字節；

所述第二內存劃分為包括第一段和第二段的至少兩個段；所述第一段分配給所述第一計算系統，所述第二段分配給所述第二計算系統，以便將關于數據傳輸的元數據寫入到所述對應段；允許任一所述計算系統從任一段中讀取。

2.根據權利要求1所述的方法，其特征在于，進一步響應于所述DMA寫請求：

從所述第一CPU接收元數據，其中所述元數據包括所述多個數據字節的長度；

將所述元數據寫入所述第二內存，

其中所述元數據從所述第二內存的第一地址開始，所述中斷消息包括所述第一地址。

3.根據權利要求2所述的方法，其特征在于，進一步包括：

所述第二計算系統從所述第一地址開始讀取所述元數據；

響應于所述中斷消息而對所述多個數據字節執行從所述第一內存到所述第二計算系統中的所述內存的直接內存訪問(direct memory access，DMA)復制，其中所述DMA復制不占用所述第二CPU。

4.根據權利要求3所述的方法，其特征在于：

在完成所述DMA復制后：

將完成指示符存儲到所述第二內存，其中所述完成指示符指示所述DMA復制已完成；

向所述第一CPU發送第二中斷消息，其中所述第二中斷消息用于中斷所述第一CPU的處理；

響應于所述第二中斷消息，允許所述第一CPU從所述第二內存讀取所述完成指示符以確定所述DMA復制的狀態。

5.根據權利要求4所述的方法，其特征在于，所述元數據存儲在所述第一段中，以及所述完成指示符存儲在所述第二段中。

6.根據權利要求4所述的方法，其特征在于，所述第一中斷消息和所述第二中斷消息的類型是消息中斷(Message Signaled Interrupt，MSI)。

7.根據權利要求2所述的方法，其特征在于，所述元數據還包括所述第二CPU的標識符；在完成所述存儲后，所述內存設備還讀取所述元數據以確定所述第二CPU的所述標識符。

8.一種在內存設備中實施的方法，其特征在于，所述內存設備包括第一內存和第二內存，所述方法包括：

向第一計算系統中的第一中央處理器(central processing unit，CPU)發送中斷消息，其中所述中斷消息中斷所述第一CPU進行的處理并指示多個數據字節存儲在所述第一內存中且預期發給所述第一計算系統，以及所述多個數據字節來自包括第二CPU的第二計算系統；

響應于所述中斷消息而對所述多個數據字節執行從所述第一內存到耦合到所述第一CPU的內存的直接內存訪問(direct memory access，DMA)復制，其中所述DMA復制不占用所述第一CPU；

在完成所述DMA復制后：

將完成指示符存儲到所述第二內存，其中所述完成指示符指示所述DMA復制已完成；

向所述第二CPU發送第二中斷消息，其中所述第二中斷消息用于中斷所述第二CPU的處理；

響應于所述第二中斷消息，允許所述第二CPU讀取所述完成指示符以確定所述DMA復制的狀態。