[發明專利]制造F-RAM的方法

在審

• 申請號: 201480034108.0
• 申請日: 2014-06-04
• 公開（公告）號: CN105308737A
• 公開（公告）日: 2016-02-03
• 發明（設計）人: 孫山;克里希納斯瓦米·庫馬爾;湯姆·E·達文波特
• 申請（專利權）人: 賽普拉斯半導體公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 張瑞;鄭霞

相關申請的交叉引用

本申請要求在35U.S.C.119(e)下的于2013年6月27日遞交的美國臨時專利申請序列號61/839997、于2013年6月27日遞交的美國臨時專利申請序列號61/840128和于2013年6月28日遞交的美國臨時專利申請序列號61/841104的優先權的權益，這兩者都通過引用并入本文。

技術領域

本公開一般地涉及半導體器件，更具體地說，涉及包括嵌入的或一體地形成的鐵電電容器和互補金屬-氧化物-半導體(CMOS)晶體管的鐵電隨機存取存儲器(F-RAM)以及用于制造相同器件的方法。

背景

鐵電隨機存取存儲器(F-RAM)通常包括存儲元件或單元的柵格或陣列，每一個包括至少一個鐵電電容器和一個或多個相關聯的晶體管以選擇該單元并控制到其的讀或寫。當外部電場被施加穿過在該單元中的鐵電電容器鐵電材料時，該材料中的偶極子對準場方向。在電場被移除之后，偶極子保持它們的極化狀態。數據作為在每個數據存儲單元中的兩種可能的電極化之一而存儲在單元中。例如，在一個晶體管-一個電容(1T1C)的單元中，“1”可以使用負剩余極化進行編碼，且“0”使用正剩余極化進行編碼。

F-RAM單元中的鐵電電容器通常包括鐵電材料，如上部電極和下部電極之間的鋯鈦酸鉛(PZT)。單元中的晶體管通常是使用基準或基線互補金屬-氧化物-半導體(CMOS)工藝流程制造的金屬-氧化物-半導體(MOS)晶體管，包含導體、半導體、電介質和材料的形成和構圖。這些材料的組合物，以及加工試劑的組合物和濃度和在這樣的CMOS工藝流程中使用的溫度對于每個操作受到嚴格控制，以確保所得到的MOS晶體管將運轉正常。通常用于制造鐵電電容器的材料和工藝與那些基線CMOS工藝流程顯著區分開，并且可能不利地影響MOS晶體管。

因此，在傳統的制造F-RAM的方法中，鐵電電容器在覆蓋在MOS晶體管上的單獨的層中或在其中MOS晶體管被制造并通過一個或多個層被從其分離的層中被制造。本領域的技術人員將理解的是，制造F-RAM的傳統的方法需要幾個額外的掩模和工藝步驟，所有這些都增加制造時間、成本和降低工作存儲器的成品率的缺陷密度。

概述

包括根據本公開內容的方法形成的互補金屬-氧化物-半導體(CMOS)晶體管和嵌入的鐵電電容器的非易失性存儲器單元最小化對于CMOS工藝流程的改變、減少了制造鐵電隨機存取存儲器(F-RAM)的成本、降低了缺陷密度且使能更嚴格的設計規則。

在一個實施例中，所述方法包括在第一介電層上方形成鐵電電容器，該鐵電電容器包括通過第一觸點電耦合至MOS晶體管的擴散區的底部電極、頂部電極和兩者之間的鐵電層。第二介電層被形成為覆蓋在鐵電電容器上，第二觸點通過第二介電層從其頂部表面延伸至鐵電電容器的頂部電極。局部互連(LI)層沉積在第二介電層的頂部表面上方并且電耦合至第二觸點。

在另一實施例中，所述方法包括在基底的表面上形成包括MOS晶體管的柵堆疊、覆蓋所述MOS晶體管的第一介電層和通過所述第一介電層從其頂部表面延伸至所述MOS晶體管的擴散區的第一觸點的柵級(gatelevel)。局部互連(LI)層被沉積在所述第一介電層的所述頂部表面和所述第一觸點上方，包括底部電極、頂部電極和二者之間的鐵電層的鐵堆疊被沉積在所述LI層上方，并且所述鐵堆疊和所述LI層被圖案化以形成鐵電電容器和LI，所述底部電極通過LI被電耦合至所述MOS晶體管的所述擴散區。

在又一實施例中，LI和LI觸點使用雙鑲嵌工藝形成，降低了鐵堆疊和得到的鐵電電容器的總高度。

附圖簡述

本發明將從下面的詳細描述中以及從下面提供的附圖和所附權利要求中得到更充分的理解，其中：

圖1是示出了用于制造包括嵌入的鐵電電容器和金屬-氧化物-半導體(MOS)晶體管的鐵電隨機存取存儲器(F-RAM)的方法的實施例的流程圖；

圖2A-2I是示出了F-RAM單元在其根據圖1的方法的制造期間的一部分的橫截面視圖的框圖；

圖2J是示出了根據圖1的方法制造的F-RAM單元的一部分的橫截面視圖的框圖；

圖3是示出了用于制造包括嵌入的鐵電電容器和MOS晶體管的F-RAM的方法的另一實施例的流程圖，在該方法中局部互連的一部分形成鐵電電容器的底部電極；

圖4A-41是示出了F-RAM單元在其根據圖3的方法的制造期間的一部分的橫截面視圖的框圖；

圖4I是示出了根據圖3的方法制造的F-RAM單元的一部分的橫截面視圖的框圖；