[發明專利]溝槽屏蔽連接結型場效應晶體管

在審

• 申請號: 201480031881.1
• 申請日: 2014-06-06
• 公開（公告）號: CN105493291A
• 公開（公告）日: 2016-04-13
• 發明（設計）人: 阿努普·巴拉;彼得·亞歷山德羅夫
• 申請（專利權）人: 美國聯合碳化硅公司
• 主分類號: H01L29/66
• 分類號: H01L29/66
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 杜誠;李春暉

相關申請的交叉引用

本申請要求2013年6月6日提交的美國臨時專利申請序列號 61/831,906以及2013年6月10日提交的美國臨時專利申請序列號 61/833,217的權益，其全部內容通過引用并入本文中，就如同在本文中完 全闡述。

技術領域

本公開內容涉及高電流及高電壓半導體器件，例如常通和常斷垂直結 型場效應晶體管(VJFET)及其制造方法的領域。

發明內容

基于碳化硅(SiC)和其他寬帶隙材料制造的高電壓垂直結型場效應 晶體管(VJFET)因其與基于硅(Si)制造的類似器件相比具有優異的性 能而在高功率轉換應用方面獲得極大的關注。與允許使用較薄且較高摻雜 的電壓支持漂移區的硅相比，寬帶隙半導體具有更高的擊穿電場。相比于 具有相同電壓額定值的硅器件，這會直接導致在導通狀態下器件電阻的幅 值減小許多數量級。

VJFET是單極器件，原因是VJFET使用多數載流子，并且通常不經 受與少數載流子存儲有關的問題。VJFET通常提供較快的開關速度以及 減少的開關損耗。這使得能夠通過減小無源部件和冷卻部件的尺寸而獲得 更緊湊的功率電子電路。對于單極器件，開關速度可以通過器件電容來確 定。在硬開關應用例如大多數電感負載(如馬達)中，低的柵-漏電容(C_GD) 對于快速器件性能很關鍵。

發明內容

根據本發明，示出并描述了屏蔽結型場效應晶體管(JFET)及其制 造方法。該屏蔽JFET可以包括源極接觸部、溝道區域、第一溝槽、柵極 接觸部、第二溝槽、以及屏蔽接觸部。

第一導電類型的溝道區域可以沿第一方向設置在源極電極之下，該溝 道區域包括第一導電類型的一個或多個平面層，該溝道區域具有沿第一方 向間隔開的上部平面表面和下部平面表面。

第一溝槽，所述第一溝槽可以具有：第一底表面，所述第一底表面沿 所述第一方向位于所述上部平面表面與所述下部平面表面之間，所述第一 底表面沿所述第一方向延伸；第一深度，所述第一深度沿所述第一方向從 溝道層的所述上部平面表面朝向所述第一底表面延伸第一距離，進入所述 溝道區域中；第一中心線；第一側壁對，所述第一側壁對沿垂直于所述第 一方向的第二方向彼此間隔開，所述第一側壁對從所述第一溝槽的所述第 一底表面向所述溝道區域的所述上部平面表面延伸；所述溝道區域中的第 二導電類型的第一注入U型導電區，所述第一注入U型導電區包括：(1) 沿所述第一溝槽的所述底表面延伸的第一部分，以及(2)沿所述側壁對 中的每一個側壁從所述第一溝槽的所述第一底表面向所述溝道區域的所 述上部平面表面延伸的第二部分。柵極接觸部可以被設置在所述第一溝槽 中，并且鄰近所述第一溝槽的所述第一底表面。

第二溝槽，所述第二溝槽可以具有：第二底表面，所述第二底表面沿 所述第一方向位于所述上部平面表面與所述下部平面表面之間，所述第一 底表面沿所述第一方向延伸；第二深度，所述第二深度沿所述第一方向從 所述溝道層的所述上部平面表面朝向所述第二底表面延伸第二距離，進入 所述溝道區域中，所述第二深度大于所述第一深度；第二中心線；第二側 壁對，所述第二側壁對沿所述第二方向彼此間隔開，所述第二側壁對(1) 從所述第一溝槽的所述第二底表面朝向所述溝道區域的所述上部平面表 面延伸，以及(2)至少部分地在所述第二溝槽的所述第二底表面與所述 溝道區域的所述上部平面表面之間延伸；所述溝道區域中的所述第二導電 類型的第二注入U型導電區，所述第二注入U型導電區包括：(1)沿第 二U型溝槽的所述第二底表面延伸的第一部分，(2)沿所述第二側壁對 中的每一個側壁至少部分地在所述第二溝槽的所述第二底表面與所述溝 道區域的所述上部平面表面之間延伸的第二部分。屏蔽接觸部可以鄰近所 述第二溝槽的所述第二底表面。

附圖說明

圖1A至圖1B示出了現有技術的垂直JFET。

圖2A至圖2B示出了溝槽屏蔽VJFET的示例性實施例，其中屏蔽溝 槽的中心與柵極溝槽的中心對準，并且屏蔽溝槽被連接至源極電勢或柵極 電勢。

圖2C至圖2D示出了溝槽屏蔽VJFET的示例性實施例，其中屏蔽 溝槽的中心未與柵極溝槽的中心對準，并且屏蔽溝槽的側壁被部分地或全 部地注入有與屏蔽部相同的摻雜劑。