[發明專利]用于從表面除去氧化鈰粒子的組合物和方法

有效

• 申請號: 201480028693.3
• 申請日: 2014-05-15
• 公開（公告）號: CN105308164A
• 公開（公告）日: 2016-02-03
• 發明（設計）人: 劉俊;孫來生
• 申請（專利權）人: 高級技術材料公司
• 主分類號: C11D3/26
• 分類號: C11D3/26;C11D3/00;C11D1/00;C09K3/14
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 楊青;緱正煜

技術領域

本發明總體上涉及用于從微電子器件上除去其上具有的氧化鈰粒子和其他化學機械拋光漿料污染物的組合物。

背景技術

微電子器件晶片用于形成集成電路。微電子器件晶片包括基板，例如硅，在其中形成圖案化區域以沉積具有絕緣、導電或半導電性質的不同材料。

為獲得正確的圖案化，必須除去基板上在形成各層時所用的過量材料。此外，為制造功能性和可靠的電路，重要的是制備平坦或平面的微電子晶片表面，隨后進行后續加工。因此，有必要除去和/或拋光微電子器件晶片的某些表面。

化學機械拋光或平面化(“CMP”)是一種如下的程序，其中通過聯合物理程序例如磨蝕及化學程序例如氧化或螯合而從微電子器件晶片表面除去材料，并將表面拋光(更準確地說，平面化)。在其最基本的形式中，CMP涉及將漿料、例如磨蝕劑和活性化學物質的溶液應用到對微電子器件晶片的表面進行拋光的拋光墊上以實現除去、平面化和拋光程序。除去或拋光程序不希望由純粹的物理或純粹的化學作用組成，而是兩者的協同組合，以實現快速、均勻地除去。在集成電路的制造中，CMP漿料也應該能夠優先除去含有金屬和其他材料的復合層的膜，以便能夠生產高度平面的表面用于后續的光刻法、或圖案化、蝕刻和薄膜加工。

現在將描述使用淺溝槽隔離(STI)程序的在硅基板中形成隔離區的前段制程(front-end-of-the-line，FEOL)法。

首先，將襯墊氧化物膜和襯墊氮化物膜沉積在半導體基板上，然后進行圖案化以暴露基板的多個部分，其相當于隔離區。然后，對基板的暴露區域進行蝕刻以形成溝槽。之后，將基板進行犧牲氧化處理以除去由基板蝕刻造成的損害，然后，在溝槽的表面上形成壁氧化物膜。接著，將溝槽埋入式氧化物膜，例如由高密度等離子化學氣相沉積形成的氧化物膜(在下文中稱為HDP-氧化物膜)，以埋入溝槽中的方式沉積在基板表面。然后，對HDP-氧化物膜的表面進行化學機械拋光(在下文中稱為CMP)直至暴露出襯墊氮化物膜。然后，對得到的基板進行清潔，隨后除去在溝槽蝕刻期間用作蝕刻隔離的襯墊氮化物膜，從而完成隔離區的形成。

使用氧化鈰粒子的CMP漿料有一個特征，借此其實現了相對于含二氧化硅的漿料而言對于絕緣體更快的拋光速度。此外，氧化鈰基漿料由于其有能力以最小的氧化物侵蝕實現STI圖案平面化而被最經常地使用。不利的是，由于相對于氧化硅和氮化硅表面來說氧化鈰粒子帶有相反的ζ電勢，氧化鈰基漿料難以從STI結構除去。如果器件被制造后在晶片上殘留有這些殘留物，則所述殘留物將導致短路并使電阻增加。對于使用氧化鈰漿料的CMP處理后的FinFET結構來說，氧化鈰粒子也是一個問題。

目前最高效的濕法清潔制劑是稀氫氟酸(DHF)，然而DHF不利地蝕刻氧化硅和其他低k介電材料。

本領域仍然需要從微電子器件表面上有效除去氧化鈰粒子而不破壞下面的材料例如氮化硅、低k電介質(例如氧化硅)和含鎢層的氧化鈰粒子除去組合物和方法。氧化鈰粒子除去組合物也應該從微電子器件表面上有效地除去CMP漿料污染物。

發明內容

本發明總體上涉及從其上具有氧化鈰粒子和CMP污染物的微電子器件清除所述粒子和CMP污染物的組合物和方法。

一方面，描述了一種水性除去組合物，所述組合物包括至少一種季堿、至少一種絡合劑、至少一種還原劑和至少一種表面活性劑。

另一方面，描述了從其上具有氧化鈰粒子和CMP污染物的微電子器件除去所述粒子和污染物的方法，所述方法包括將微電子器件與除去組合物接觸足夠的時間以從微電子器件至少部分清除所述粒子和污染物，其中所述除去組合物包括至少一種季堿、至少一種絡合劑、至少一種還原劑和至少一種表面活性劑。

又另一方面，描述了一種制品，所述制品包括水性除去組合物、微電子器件晶片和選自氧化鈰粒子、CMP污染物和其組合的材料，其中清潔組合物包括至少一種季堿、至少一種絡合劑、至少一種還原劑和至少一種表面活性劑。

其他方面、特征和優點將從下面的公開內容和權利要求書而更為明顯。

具體實施方式

本發明總體上涉及可用于從其上具有氧化鈰粒子和CMP污染物的微電子器件上除去這樣的材料的組合物。有利的是，有效除去氧化鈰粒子和CMP污染物，同時仍然與氮化硅和低k電介質(例如氧化硅)層相容。此外，本文中描述的組合物與導電金屬例如鎢相容。