[發明專利]集成的硅和III-N半導體器件

有效

• 申請號: 201480024816.6
• 申請日: 2014-05-05
• 公開（公告）號: CN105164800B
• 公開（公告）日: 2019-01-18
• 發明（設計）人: N·蒂皮蘭尼;S·彭德哈卡爾;R·L·懷茲
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L21/70
• 分類號: H01L21/70;H01L29/12
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民;徐東升

1.一種形成集成的硅和III-N半導體器件的方法，其包括：

提供具有第一晶體取向的硅的第一襯底；

在所述第一襯底的頂表面上形成III-N半導體材料的層堆疊；

在所述III-N半導體材料的層堆疊中在所述第一襯底上形成隔離區；

提供具有不同于所述第一晶體取向的第二晶體取向的硅的第二襯底；

將裂解的核素注入到所述第二襯底以在所述第二襯底中形成分離層，所述分離層將硅器件膜與所述第二襯底的載體部分分開；

隨后將所述硅器件膜鍵合到所述III-N半導體材料的層堆疊，使得所述載體部分通過所述分離層保持附接到所述硅器件膜；

在鍵合之后，加熱所述第二襯底以在所述分離層處將所述載體部分與所述硅器件膜分開，使得所述第一襯底保持附接到所述III-N半導體材料的層堆疊；

去除所述硅器件膜的一部分，以便暴露出所述III-N半導體材料的層堆疊的一些區域；

在所述III-N半導體材料的層堆疊中的所述隔離區上方的所述硅器件膜之中和/或之上形成第一多個組件；以及

在所述III-N半導體材料的層堆疊之中和/或之上形成第二多個組件。

2.根據權利要求1所述的方法，其進一步包括在所述鍵合的步驟之前在所述硅器件膜和所述III-N半導體材料的層堆疊中的至少一個上形成介電材料的層間膜的步驟。

3.根據權利要求2所述的方法，其中在所述鍵合的步驟之前，所述層間膜被形成于所述硅器件膜上。

4.根據權利要求2所述的方法，其中在所述鍵合的步驟之前，所述層間膜被形成于所述III-N半導體材料的層堆疊上。

5.根據權利要求2所述的方法，其中所述層間膜包括基于二氧化硅的介電材料。

6.根據權利要求1所述的方法，其中形成所述隔離區的步驟包括在所述隔離區中離子注入摻雜劑到所述III-N半導體材料的層堆疊中。

7.根據權利要求1所述的方法，其中形成所述隔離區的步驟包括在所述隔離區中從所述III-N半導體材料的層堆疊去除III-N半導體材料。

8.根據權利要求1所述的方法，其中所述第一晶體取向是(111)。

9.根據權利要求1所述的方法，其中所述第二晶體取向是(100)。

10.根據權利要求1所述的方法，其中所述第一多個組件包括金屬氧化物半導體晶體管即MOS晶體管。

11.根據權利要求1所述的方法，其中所述第二多個組件包括氮化鎵場效應晶體管即GaN FET。

12.一種集成的硅和III-N半導體器件，其包括：

具有第一晶體取向的硅的第一襯底；

設置在所述第一襯底的頂表面上的III-N半導體材料的層堆疊；

設置在所述III-N半導體材料的層堆疊上方的硅器件膜，所述硅器件膜具有不同于所述第一晶體取向的第二晶體取向，所述硅器件膜暴露所述III-N半導體材料的層堆疊的一些區域；

設置在所述硅器件膜下面的所述III-N半導體材料的層堆疊中的隔離區；

設置在所述硅器件膜之中和/或之上的第一多個組件；以及

在所述暴露的區域中設置在所述III-N半導體材料的層堆疊之中和/或之上的第二多個組件。

13.根據權利要求12所述的器件，其進一步包括設置在所述硅器件膜與所述III-N半導體材料的層堆疊之間的介電材料的層間膜。

14.根據權利要求13所述的器件，其中所述層間膜包括基于二氧化硅的介電材料。

15.根據權利要求12所述的器件，其中所述第一晶體取向是(111)。