[發明專利]具有自對準的浮柵和擦除柵的非易失性存儲器單元及其制造方法

有效

• 申請號: 201480021799.0
• 申請日: 2014-04-16
• 公開（公告）號: CN105122455B
• 公開（公告）日: 2018-04-17
• 發明（設計）人: N.杜;J.金;X.劉
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L29/788;H01L27/11521;H01L27/11553;G11C16/14;G11C16/04
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 申屠偉進,王傳道

相關申請案

本申請要求2013年4月16日提交的美國臨時申請No.61/812,685的權益，并且該美國臨時申請以引用方式并入本文。

技術領域

本發明涉及一種形成浮柵存儲器單元的半導體存儲器陣列的自對準方法。本發明還涉及一種前述類型的浮柵存儲器單元的半導體存儲器陣列。

背景技術

使用浮柵以便在其上存儲電荷的非易失性半導體存儲器單元及形成于半導體襯底中的此類非易失性存儲器單元的存儲器陣列在本領域中是眾所周知的。通常，此類浮柵存儲器單元一直是分裂柵類型或層疊柵類型的。

半導體浮柵存儲器單元陣列的可制造性所面臨的問題之一是諸如源極、漏極、控制柵和浮柵的各種組件的對準。隨著半導體處理的集成設計規則減少，從而降低最小光刻特征，對精確對準的需求變得愈發關鍵。各種部件的對準還決定了半導體產品的制造產量。

自對準在本領域中是眾所周知的。自對準是指如下行為：對涉及一種或多種材料的一個或多個步驟進行處理，使得這些特征在該步驟處理中相對于彼此自動對準。因此，本發明使用自對準技術來實現浮柵存儲器單元類型的半導體存儲器陣列的制造。

一直存在縮小存儲器單元陣列尺寸的需求，以便最大化單個晶圓上存儲器單元的數目，同時不犧牲性能(即，編程、擦除和讀取效率以及可靠性)。眾所周知，成對形成存儲器單元可減小存儲器單元陣列的尺寸，其中每一對共享單個源極區，并且其中相鄰單元對共享共用漏極區。同樣已知的是，在襯底中形成溝槽，并且在該溝槽中設置一個或多個存儲器單元元件以增加納入到給定單位表面積中的存儲器單元的數目(參見例如美國專利No.5,780,341和No.6,891,220)。然而，此類存儲器單元使用控制柵來控制溝道區(在低壓操作中)并擦除浮柵(在高壓操作中)。這意味著，該控制柵既是低壓元件又是高壓元件，從而使得難以針對高壓操作在其周圍環繞足夠的絕緣材料同時對于低壓操作不太過電隔離。此外，擦除操作需要控制柵緊鄰浮柵，這種緊鄰可導致該控制柵和該浮柵之間多余的電容耦合水平。

美國專利8,148,768公開了一種存儲器裝置及其制造方法，其中溝槽形成到半導體材料的襯底10中。源極區46形成于溝槽下方，并且位于源極區和漏極區之間的溝道區72包括基本上沿溝槽的側壁延伸的第一部分72a和基本上沿襯底的表面延伸的第二部分72b。浮柵42設置在溝槽中且與溝道區第一部分72a絕緣以便控制其導電性。控制柵62設置在溝道區第二部分72b上面且與其絕緣以便控制其導電性。擦除柵58至少部分地設置在浮柵42上面且與其絕緣。擦除柵58包括凹口80，并且浮柵包括直接面向凹口80且與該凹口絕緣的邊緣42a。多晶硅區塊50形成于溝槽的底部，并且與源極區46電接觸，以向多晶硅區塊50提供源極區46的相同電壓。多晶硅區塊50各自沿浮柵42延伸且與其絕緣，以增加兩者間的電壓耦合，這對于存儲器單元的編程和擦除來說至關重要。

隨著上述單元的尺寸變得越來越小，會出現多個問題。首先，存在低源極結擊穿，這會限制編程干擾窗口。其次，源極電壓必須足夠高以避免編程干擾，這就意味著編程窗口有限。

因此，本發明的目的是構建一種解決這些問題的存儲器單元配置和制造方法。

發明內容

一對存儲器單元，包括：

半導體材料襯底，其具有第一導電類型和表面；

溝槽，其形成到襯底的表面中并包括一對相對的側壁；

第一區域，其形成在襯底中位于溝槽下方；

一對第二區域，其形成于襯底中，其中一對溝道區各自在襯底中位于第一區域與第二區域中一者之間，其中第一區域和第二區域具有第二導電類型，并且其中溝道區中的每一者包括基本上沿相對溝槽側壁中的一者延伸的第一部分和基本上沿襯底表面延伸的第二部分；

一對導電浮柵，其各自至少部分地設置在溝槽中、鄰近溝道區第一部分中的一者且與其絕緣以控制所述一個溝道區第一部分的導電性，并且位于第一區域上面且與其絕緣；

導電擦除柵，其具有設置在溝槽中并且鄰近浮柵設置且與浮柵絕緣的下部部分；

導電耦合柵，其設置在溝槽中、設置在浮柵之間且與其絕緣、設置在第一區域上面且與其絕緣、并且設置在擦除柵下方且與其絕緣；以及

一對導電控制柵，其各自設置在溝道區第二部分中的一者上面且與其絕緣，以控制所述一個溝道區第二部分的導電性。

一種形成一對存儲器單元的方法，包括：

在第一導電類型的半導體襯底的表面中形成溝槽，其中溝槽具有一對相對的側壁；