[發明專利]半導體裝置以及半導體裝置的制造方法

有效

• 申請號: 201480010596.1
• 申請日: 2014-04-09
• 公開（公告）號: CN105027292B
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 小野澤勇一
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/739
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 金玉蘭,王穎

技術領域

本發明涉及一種半導體裝置以及半導體裝置的制造方法。

背景技術

在推進電力轉換裝置的低耗電化進程中，期望在電力轉換裝置中發揮核心作用的功率器件(開關器件)為低耗電化，在這樣的功率器件中，通常使用能夠通過電導率調制效果而降低通態電壓、并且能夠通過向絕緣柵施加電壓而容易地控制電流的電壓驅動型的絕緣柵型雙極晶體管(IGBT：Insulated Gate Bipolar Transistor)。

作為該IGBT的MOS柵(由金屬-氧化膜-半導體構成的絕緣柵)結構，已知有在基板正面設置了柵電極的平面柵構造，和將柵電極填入到在基板正面側設置的溝槽內的溝槽柵構造。由于沿溝槽的兩側壁形成有溝道的溝槽柵型IGBT比沿基板正面形成有溝道的平面柵型IGBT的溝道密度大，能夠降低通態電壓，所以，近年來，其應用領域在不斷增加。

對通常的溝槽柵型IGBT的構成進行說明。圖27為表示通常的溝槽柵型IGBT的結構的截面圖。如圖27所示，由在構成p⁺集電區101的p⁺半導體基板的正面上層積n^-漂移層102而成的硅基板的正面側(n^-漂移層102側)，設置有p層103。p層103通過從硅基板正面貫通p層103而到達n^-漂移層102的多個溝槽104，被分割為p基區105和浮置p區106。

p基區105為p層103中的被相鄰的溝槽104的設置有n⁺發射區107側的側壁夾住的區域。浮置p區106為p層103中的被夾在相鄰的溝槽104的不存在n⁺發射區107側的側壁之間的區域。浮置p區106與n^-漂移層102通過pn結而絕緣，并且通過柵極絕緣膜108與柵電極109絕緣。也就是說，浮置p區106成為所謂的浮置狀態。

在溝槽104的內部，隔著柵極絕緣膜108而設有柵電極109。n⁺發射區107與溝槽104內的設置于p基區105側的側壁的柵極絕緣膜108接觸。發射電極111與n⁺發射區107以及p基區105電連接，通過層間絕緣膜110與柵電極109絕緣。并且，發射電極111被由氮化硅膜(Si₃N₄)和/或聚酰亞胺膜構成的鈍化保護膜(未圖示)覆蓋。集電極112與p⁺集電區101接觸。

在圖27所示的IGBT中，通常發射電極111為接地狀態或施加有負的電壓的狀態。集電極112為施加有正的電壓的狀態。即使在集電極112施加有比發射電極111高的電壓的狀態下，當從柵極驅動電路(未圖示)借由柵極電阻向柵電極109施加的電壓比閾值低時，由于p基區105和n^-漂移層102之間的pn結被反向偏置，因此在發射電極和集電極之間沒有電流流過。也就是說，IGBT維持在關斷狀態。

另一方面，在集電極112施加有比發射電極111高的電壓的狀態下，當從柵極驅動電路借由柵極電阻向柵電極109施加超過閾值的電壓時，電荷在柵電極109積蓄，并且p基區105中的、與被n⁺發射區107和n^-漂移層102夾住的部分的溝槽104接觸的區域反轉而形成n型的溝道區。由此，從發射電極111出來的電子通過由n⁺發射區107以及溝道區構成的n型區而注入至n^-漂移層102。

由于通過向n^-漂移層102中注入電子，從而p⁺集電區101和n^-漂移層102之間的pn結被正向偏置，空穴被從集電極112注入至n^-漂移層102，所以在發射極-集電極之間有電流流過。也就是說，IGBT為導通狀態。在該導通狀態的發射電極111和集電極112之間的電壓效果為通態電壓。并且，通過使施加于柵電極109的電壓在閾值以下，從而積蓄在柵電極109的電荷借由柵極電阻向柵極驅動電路放電。