[發(fā)明專利]非易失性存儲器編程算法裝置和方法有效
| 申請?zhí)枺?/td> | 201480008707.5 | 申請日: | 2014-03-14 |
| 公開(公告)號: | CN105027216B | 公開(公告)日: | 2017-09-22 |
| 發(fā)明(設(shè)計(jì))人: | X.劉;J.程;D.巴維諾夫;A.科托夫;J-W.尤 | 申請(專利權(quán))人: | 硅存儲技術(shù)公司 |
| 主分類號: | G11C16/04 | 分類號: | G11C16/04;G11C16/34;G11C11/56 |
| 代理公司: | 中國專利代理(香港)有限公司72001 | 代理人: | 申屠偉進(jìn),王傳道 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 非易失性存儲器 編程 算法 裝置 方法 | ||
相關(guān)申請案
本申請要求2013年3月14日提交的美國臨時申請No. 61/785,485的權(quán)益,并且該美國臨時申請以引用方式并入本文中。
技術(shù)領(lǐng)域
本發(fā)明涉及非易失性存儲器單元的編程。通常,非易失性存儲器單元包括設(shè)置在襯底上方并且與襯底絕緣的浮柵。在編程期間,通過有效的熱電子注入對所選擇的存儲器單元編程,其中沿襯底移動的電子注入到浮柵上,讓浮柵具有負(fù)電荷。這被認(rèn)為是已編程狀態(tài)。在擦除期間,通過使電子經(jīng)由福勒-諾德海姆機(jī)制關(guān)閉浮柵來擦除所選擇的單元。這被認(rèn)為是已擦除狀態(tài)。在讀取期間,創(chuàng)造條件,讓電流沿著浮柵下面的襯底表面流動。如果使用電子對浮柵編程,將減少或阻止此類電流,從而會被感測為已編程狀態(tài)。如果未使用電子對浮柵編程,將允許此類電流,從而會被感測為已擦除狀態(tài)。
在非易失性存儲器(NVM)單元操作中,為了使設(shè)計(jì)變得簡單,會在所有環(huán)境條件下對所有單元使用固定的編程條件。然而,此類編程條件包括大范圍的內(nèi)置工作裕度,以適應(yīng)存儲器裝置壽命期間的單元間變化、過程變化、溫度變化、供電范圍和單元特征變化等等。因此,在大多數(shù)工作條件下,大多數(shù)存儲器單元在編程操作期間都會出現(xiàn)過應(yīng)力。這種過應(yīng)力會縮短裝置在耐久性和數(shù)據(jù)保持方面的壽命。
因此,需要在不過度編程并且因此沒有產(chǎn)生不必要的存儲器單元應(yīng)力的條件下可靠地對存儲器單元編程并且考慮單元對單元變化和其他編程變化的編程技術(shù)。
發(fā)明內(nèi)容
一種對具有存儲器單元的存儲器裝置編程的方法,其中每個存儲器單元都包括位于半導(dǎo)體襯底中的之間有溝道區(qū)的源極區(qū)和漏極區(qū)、設(shè)置在溝道區(qū)的至少一部分上方并且影響所述溝道區(qū)的所述至少一部分的導(dǎo)電性的浮柵,以及與浮柵和襯底絕緣的一個或多個額外的導(dǎo)電柵極,其中可通過將編程電壓施加到源極區(qū)和所述一個或多個額外的導(dǎo)電柵極使產(chǎn)生于漏極區(qū)的電子注入到浮柵上,來編程每個存儲器單元,并且其中可通過在源極區(qū)和漏極區(qū)之間施加電壓差并測量溝道區(qū)中的讀取電流,來讀取每個存儲器單元的編程狀態(tài)都。該方法包括:
1)將編程電壓脈沖施加到多個所述存儲器單元的源極區(qū)和所述一個或多個導(dǎo)電柵極;
2)讀取所述多個存儲器單元的編程狀態(tài);
3)重復(fù)執(zhí)行步驟1和步驟2,直到多個存儲器單元中的至少一個在步驟2中展現(xiàn)出的讀取電流達(dá)到第一閾值,其中重復(fù)執(zhí)行步驟1和步驟2包括每當(dāng)重復(fù)執(zhí)行步驟1時都將步驟1的編程電壓中的至少一個增大第一步長值;
在達(dá)到第一閾值后,針對所述多個存儲器單元的每個第一子集:
4)將編程電壓脈沖施加到存儲器單元的源極區(qū)和所述一個或多個導(dǎo)電柵極;
5)讀取存儲器單元的編程狀態(tài);
6)重復(fù)執(zhí)行步驟4和步驟5,直到存儲器單元在步驟5中展現(xiàn)出的讀取電流達(dá)到不同于第一閾值的第二閾值,其中重復(fù)執(zhí)行步驟4和步驟5包括每當(dāng)重復(fù)執(zhí)行步驟4時都將步驟4的編程電壓中的至少一個增大第二步長值,其中第二步長值小于第一步長值;并且
在達(dá)到第一閾值后,針對所述多個存儲器單元的每個第二子集:
7)將編程電壓脈沖施加到存儲器單元的源極區(qū)和所述一個或多個導(dǎo)電柵極;
8)讀取存儲器單元的編程狀態(tài);
9)重復(fù)執(zhí)行步驟7和步驟8,直到存儲器單元在步驟8中展現(xiàn)出的讀取電流達(dá)到不同于第一閾值和第二閾值的第三閾值,其中重復(fù)執(zhí)行步驟7和步驟8包括每當(dāng)重復(fù)執(zhí)行步驟7時都將步驟7的編程電壓中的至少一個增大第三步長值,其中第三步長值小于第一步長值;
一種對具有存儲器單元的存儲器裝置編程的方法,每個存儲器單元都包括位于半導(dǎo)體襯底中的之間有溝道區(qū)的源極區(qū)和漏極區(qū)、設(shè)置在溝道區(qū)的至少一部分上方并且影響所述溝道區(qū)的所述至少一部分的導(dǎo)電性的浮柵,以及與浮柵和襯底絕緣的一個或多個額外的導(dǎo)電柵極,其中可通過將編程電壓施加到源極區(qū)和所述一個或多個額外的導(dǎo)電柵極使產(chǎn)生于漏極區(qū)的電子注入到浮柵上,來編程每個存儲器單元,并且其中可通過在源極區(qū)和漏極區(qū)之間施加電壓差并測量溝道區(qū)中的讀取電流,來讀取每個存儲器單元的編程狀態(tài)。該方法包括:
針對多個所述存儲器單元的每個第一子集:
1)將編程電壓脈沖施加到存儲器單元的源極區(qū)和所述一個或多個導(dǎo)電柵極;
2)讀取存儲器單元的編程狀態(tài);
3)重復(fù)執(zhí)行步驟1和步驟2,直到存儲器單元在步驟2中展現(xiàn)出的讀取電流達(dá)到第一閾值,其中重復(fù)執(zhí)行步驟1和步驟2包括每當(dāng)重復(fù)執(zhí)行步驟1時都將步驟1的編程電壓中的至少一個增大第一步長值;并且
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于硅存儲技術(shù)公司,未經(jīng)硅存儲技術(shù)公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201480008707.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 處理器、存儲器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲器裝置以及對其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲器數(shù)據(jù)寫入方法、存儲系統(tǒng)及其控制器
- 對系統(tǒng)進(jìn)行配置的方法、計(jì)算系統(tǒng)以及物品
- 非易失性存儲器接口
- 對存儲器設(shè)備中的非易失性存儲器和易失性存儲器進(jìn)行同時存取的技術(shù)
- 存儲裝置
- 控制非易失性存儲器器件的初始化的方法以及存儲器系統(tǒng)
- 非易失性存儲器的檢測方法及相關(guān)設(shè)備





