[發明專利]SRAM單元

有效

• 申請號: 201480007884.1
• 申請日: 2014-02-06
• 公開（公告）號: CN104969295B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: A·皮克林
• 申請（專利權）人: 蘇爾格有限公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/413;G11C11/417;G11C11/419
• 代理公司: 北京泛華偉業知識產權代理有限公司11280
• 代理人: 王勇,李科

1.一種存儲器單位，包括：

a)多個存儲器單元組(40)，每個存儲器單元組(40)包括多個存儲器單元(20)，每個存儲器單元(20)通過相應的第一和第二訪問晶體管(26a,26b)可操作地連接至第一本地位線(40a)和第二本地位線(40b)，每個存儲器單元(20)與被配置為控制所述存儲器單元的第一和第二訪問晶體管(26a,26b)的字線(28)相關聯；

b)每個存儲器單元組(40)的第一和第二本地位線(40a,40b)通過相應的第一和第二組訪問開關(13a,13b)可操作地連接至相應的第一和第二列位線(11,12)，所述第一組訪問開關(13a)被配置為由所述第二列位線(12)控制，所述第二組訪問開關(13b)被配置為由所述第一列位線(11)控制，其中，所述第一組訪問開關(13a,13b)包括具有低電壓關閉狀態和高電壓開啟狀態的活動位線啟動的NMOS裝置，以及所述第一和第二訪問晶體管(26a,26b)包括NMOS裝置。

2.根據權利要求1所述的存儲器單位，其中，每個存儲器單元組(40)包括奇數個的多個存儲器單元(20)。

3.根據權利要求1或2所述的存儲器單位，其中，所述存儲器單位包括具有五個存儲器單元的第一存儲器單元組(401)和具有三個存儲器單元的相鄰的第二存儲器單元組(402)。

4.根據權利要求1或2所述的存儲器單位，其中，所述多個存儲器單元組(40)被配置成相鄰的存儲器單元組的對，每個對包括具有五個存儲器單元的第一存儲器單元組(401)和具有三個存儲器單元的第二存儲器單元組(402)。

5.根據權利要求1或2所述的存儲器單位，其中，每個存儲器單元(20)包括具有相應的第一和第二存儲訪問節點(23,24)的一對交叉耦合的反相器(21a,21b,22a,22b)、可操作地連接至所述第一存儲節點(23)的第一訪問晶體管(26a)、以及可操作地連接至所述第二存儲節點(24)的第二訪問晶體管(26b)。

6.根據權利要求1或2所述的存儲器單位，其中，針對每個存儲器單元組(40)，所述第一本地位線(40a)經由相應存儲器單元的第一訪問晶體管(26a)可操作地連接至所述組中的每個存儲器單元(20)的第一存儲節點(23)，以及所述第二本地位線(40b)經由相應存儲器單元的第二訪問晶體管(26b)可操作地連接至所述組中的每個存儲器單元(20)的第二存儲節點(24)。

7.根據權利要求1或2所述的存儲器單位，其中，與存儲器單元(20)相關聯的字線(28)連接至所述存儲器單元的第一訪問晶體管(26a)上的柵極和所述存儲器單元的第二訪問晶體管(26b)上的柵極。

8.根據權利要求1或2所述的存儲器單位，其中，針對每個存儲器單元組(40)，所述第一組訪問開關(13a)連接在所述第一本地位線(40a)和所述第一列位線(11)之間并且被配置為由所述第二列位線(12)控制，以及所述第二組訪問開關(13b)連接在所述第二本地位線(40b)和所述第二列位線(12)之間并且被配置為由所述第一列位線(11)控制。

9.根據權利要求1或2所述的存儲器單位，還包括感測放大器(60)，所述感測放大器(60)包括差分輸入對(60a)，所述差分輸入對(60a)被配置為由所述第一列位線(11)和所述第二列位線(12)控制。

10.根據權利要求9所述的存儲器單位，其中，所述差分輸入對(60a)包括第一和第二輸入晶體管(60b,60c)，所述第一列位線(11)被配置為控制所述第一輸入晶體管(60b)，以及所述第二列位線(12)被配置為控制所述第二輸入晶體管(60c)。

11.根據權利要求1或2所述的存儲器單位，其中，所述存儲器單位包括多個列，每個列具有第一列位線(11)和第二列位線(12)，所述多個存儲器單元組(40)中的每一個設置在所述多個列中的一個內。

12.根據權利要求1或2所述的存儲器單位，其中，每個存儲器單元(20)包括單一字線(28)。

13.根據權利要求1或2所述的存儲器單位，其中，針對每個存儲器單元組，所述第一組訪問開關(13a)包括具有連接至所述第二列位線(12)的柵極(13ag)的晶體管。