[發明專利]具有鍺或III?V族有源層的深環柵極半導體器件

有效

• 申請號: 201480003664.1
• 申請日: 2014-01-09
• 公開（公告）號: CN104885228B
• 公開（公告）日: 2018-01-02
• 發明（設計）人: R·皮拉里塞泰;W·拉赫馬迪;V·H·勒;S·H·宋;J·S·卡治安;J·T·卡瓦列羅斯;H·W·田;G·杜威;M·拉多薩夫列維奇;B·舒金;N·慕克吉
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 陳松濤,王英

1.一種非平面半導體器件，包括：

異質結構，所述異質結構設置在襯底上方，所述異質結構包括位于具有不同組分的上部層與下部層之間的異質結；

有源層，所述有源層設置在所述異質結構上方并且具有不同于所述異質結構的所述上部層和下部層的組分；

柵極電極疊置體，所述柵極電極疊置體設置在所述有源層的溝道區上并且完全環繞所述有源層的所述溝道區，并且所述柵極電極疊置體設置在所述上部層中的溝槽中并且至少部分地在所述異質結構的所述下部層中；

源極區和漏極區，所述源極區和所述漏極區設置在所述柵極電極疊置體的任一側上的所述有源層中和所述上部層中，但不在所述下部層中；以及

隔離區，所述隔離區相鄰于所述源極區和所述漏極區并且至少部分地設置到所述異質結構中，其中，所述柵極電極疊置體設置到所述異質結構中的深度比所述隔離區的深度更深，并且其中，所述隔離區的所述深度比所述有源層的所述溝道區的最底部表面的深度更深。

2.根據權利要求1所述的非平面半導體器件，其中，所述有源層的所述溝道區具有比所述下部層更低的帶隙，并且所述下部層具有比所述上部層更低的帶隙。

3.根據權利要求2所述的非平面半導體器件，其中，所述有源層的所述溝道區實質上包括鍺，所述下部層包括Si_xGe_1-x，以及所述上部層包括Si_yGe_1-y，其中，1>y>x>0。

4.根據權利要求3所述的非平面半導體器件，其中，y為0.5，以及x為0.3。

5.根據權利要求2所述的非平面半導體器件，其中，所述有源層、所述下部層和所述上部層各自包括不同的III-V族材料。

6.根據權利要求1所述的非平面半導體器件，其中，所述柵極電極疊置體設置到所述異質結構中的深度為所述異質結構中的所述源極區和所述漏極區的深度的2-4倍。

7.根據權利要求1所述的非平面半導體器件，還包括：

一條或多條納米線，所述一條或多條納米線以垂直布置的方式設置在所述有源層上方，其中，所述柵極電極疊置體設置在所述納米線中的每一條納米線的溝道區上并且完全環繞所述納米線中的每一條納米線的所述溝道區。

8.一種制造非平面半導體器件的方法，包括：

在襯底上方形成異質結構，所述異質結構包括位于具有不同組分的上部層與下部層之間的異質結；

在所述異質結構上方形成有源層，所述有源層具有不同于所述異質結構的所述上部層和下部層的組分；

在所述上部層中和至少部分地在所述下部層中形成溝槽；

在所述有源層的溝道區上形成柵極電極疊置體，并且在所述上部層的所述溝槽中和至少部分地在所述下部層中形成柵極電極疊置體，所述柵極電極疊置體完全環繞所述有源層的所述溝道區；以及

在所述柵極電極疊置體的任一側上的所述有源層中和所述上部層中但不在所述下部層中，形成源極區和漏極區；以及

將隔離區至少部分地形成到所述異質結構中，所述隔離區相鄰于所述源極區和所述漏極區，其中，所述柵極電極疊置體被形成到所述異質結構中的深度比所述隔離區的深度更深。

9.根據權利要求8所述的方法，其中，在替代柵極工藝中去除偽柵極結構之后執行在所述上部層中和至少部分地在所述下部層中形成所述溝槽。

10.根據權利要求8所述的方法，其中，所述有源層的所述溝道區具有比所述下部層更低的帶隙，并且所述下部層具有比所述上部層更低的帶隙。

11.根據權利要求10所述的方法，其中，所述有源層的所述溝道區實質上包括鍺，所述下部層包括Si_xGe_1-x，并且所述上部層包括Si_yGe_1-y，其中，1>y>x>0。

12.根據權利要求11所述的方法，其中，y為0.5，并且x為0.3。

13.根據權利要求10所述的方法，其中，所述有源層的所述溝道區、所述下部層和所述上部層各自包括不同的III-V族材料。