[發明專利]具有工程襯底的III族氮化物晶體管

有效

• 申請號: 201480001977.3
• 申請日: 2014-03-13
• 公開（公告）號: CN104798206B
• 公開（公告）日: 2018-02-27
• 發明（設計）人: 儲榮明;李紫劍;卡里姆·保特羅斯
• 申請（專利權）人: HRL實驗室有限責任公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/335
• 代理公司: 北京天昊聯合知識產權代理有限公司11112
• 代理人: 顧麗波,井杰

相關申請的交叉引用

本申請涉及并要求于2013年3月15日提交的美國申請No.13/838,546的優先權，其全部內容通過引用合并于此。

技術領域

本申請涉及III族氮化物晶體管和硅基氮化鎵(GaN-on-Si)晶體管，并且尤其涉及在III族氮化物晶體管中的擊穿電壓。

背景技術

硅基氮化鎵晶體管適用于制作高效低能耗開關模塊，但是，硅基氮化鎵晶體管的擊穿電壓性能受到III族氮化物外延層疊層厚度的限制。由于在III族氮化物材料和Si襯底之間的較大的熱失配，因此很難以生長厚度超過5微米的III族氮化物外延層疊層。

眾所周知Si襯底會限制硅基氮化鎵晶體管的擊穿電壓。在以下文獻中描述了將Si襯底移除并隨后將器件轉移至玻璃襯底的技術：Bin Lu and Tomas Palacios，“High Breakdown(>1500V)AlGaN/GaN HEMTs by Substrate-Transfer,”IEEE Electron Device Letters,vol.31,no.9,pp.951-953,Sep 2010。該器件示出了在襯底轉移后的較高的擊穿電壓，但是，該方法的一個缺點在于難以處理襯底完全移除的大尺寸晶片，從而導致低良率和高成本。

在以下文獻中描述了在局域化移除源極和漏極之間的Si襯底后擊穿電壓的改進：P.Srivastava,J.Das,D.Visalli,M.V.Hove,P.E.Malinowski,D.Marcon,S.Lenci,K.Geens,K.Cheng,M.Leys,S.Decoutere,R.Mertens and G.Borghs，“Record Breakdown Voltage(2200V)of GaN DHFETs on Si with 2-μm Buffer Thickness by Local Substrate Removal,”IEEE Electron Device Letters,vol.32,no.1,pp.30-32,Jan.2011。該改進擊穿電壓的方法的缺點在于Si襯底中的未填充溝槽可能會導致影響GaN FET的動態特性的電子捕獲(trapping)問題。具體的，具有刻蝕襯底的器件會由于在襯底/空氣界面的捕獲而具有差的動態導通電阻。

需要具有改進的具備良好性能特性的擊穿電壓和低制作成本的III族氮化物晶體管及其制造方法。本發明的實施例解決了這些以及其他需求。

發明內容

在本發明公開的第一實施例中，一種晶體管包括多個外延層、電連接至外延層中溝道層的漏極電極、電連接至所述溝道層的源極電極、背面金屬層、在外延層的第一部分和背面金屬層之間的襯底、以及在外延層第二部分和背面金屬層之間的介質層。

在本發明公開的另一實施例中，一種制造晶體管的方法，包括：在襯底上形成多個外延層；形成電連接至外延層中溝道層的漏極電極；形成電連接至外延層中溝道層的源極電極；采用可移除材料覆蓋漏極電極、源極電極、和外延層的頂層；將載體晶片鍵合至可移除材料；刻蝕掉漏極下方的襯底的一部分；在襯底的刻蝕掉的部分中沉積介質層；在襯底和介質層上沉積背面金屬；以及移除載體晶片和可移除材料。

由下文中的詳細描述和附圖可以清楚地示出這些和其他特征和優點。在說明書和附圖中，標號表明不同特征，在整個說明書和附圖中類似的標號指的是類似的特征。

附圖說明

圖1示出了根據本發明的III族氮化物晶體管的立視剖面圖；以及

圖2A至圖2D示出了制造根據本發明的III族氮化物晶體管的方法。

具體實施方式

在下文中，示出了許多具體的細節以清楚地描述本發明公開的各種具體實施例。但是，本領域技術人員應該可以理解到本發明可以在不具備以下討論的具體細節的情況下實施。在其他情況下，并未描述公知特征以免混淆本發明。

圖1示出了根據本發明的III族氮化物晶體管的立視剖面圖。在漏極22下方區域的襯底12(其可以為硅(Si))被部分移除并且被介質層30(其可以為苯并環丁烯(BCB))填充。在襯底12以及介質層30的背面沉積背面金屬層32。