[發明專利]一種現場可編程門陣列及通信方法

在審

• 申請號: 201480000375.6
• 申請日: 2014-04-03
• 公開（公告）號: CN105264510A
• 公開（公告）日: 2016-01-20
• 發明（設計）人: 楊偉國;涂君;王佐
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 唐華明

1.一種現場可編程門陣列FPGA，其特征在于，該FPGA中內嵌至少一個用于通信互聯的專用集成電路ASIC化的硬核；

所述ASIC化的硬核包括：高速交換互聯單元和至少一個站點；

各個所述站點與所述高速交換互聯單元連接；

所述站點，用于FPGA內各個功能模塊與所述ASIC化的硬核的數據傳遞；

所述高速交換互聯單元，用于實現各個所述站點之間的數據傳遞。

2.根據權利要求1所述的FPGA，其特征在于，所述站點的數目和功能模塊的數目相等，一個所述站點連接一個所述功能模塊；

或，

每個所述站點對應多個所述功能模塊，每個所述站點與對應的多個功能模塊連接。

3.根據權利要求2所述的FPGA，其特征在于，當所述站點的數目與功能模塊的數目相等時，每個所述站點配置為與對應的功能模塊保持一致的時鐘頻率、數據位寬和時序；

所述高速交換互聯單元不可編程。

4.根據權利要求3所述的FPGA，其特征在于，所述ASIC化的硬核的片內互聯總線協議包括以下中的至少一種：AVALON、Wishbone、CoreConnect、AMBA。

5.根據權利要求4所述的FPGA，其特征在于，所述ASIC化的硬核以縱橫式交換矩陣均勻分布在FPGA中。

6.根據權利要求5所述的FPGA，其特征在于，所述ASIC化的硬核采用一個AXI總線協議互聯的硬核；所述AXI總線協議屬于所述AMBA中的一種；

每個邏輯組中包括至少一個發起方站點和至少一個被動接收方站點。

7.根據權利要求5所述的FPGA，其特征在于，所述ASIC化的硬核采用兩個或兩個以上AXI總線協議互聯的硬核；

各個所述AXI總線協議互聯的硬核之間通過AXI橋進行通信；

每個邏輯組中包括至少一個發起方站點和至少一個被動接收方站點。

8.根據權利要求7所述的FPGA，其特征在于，各個所述AXI總線協議互聯的硬核包括的發起方站點和被動接收方站點的數目相同，所述發起方站點和所述被動接收方站點具有相同的位寬和頻率。

9.根據權利要求7所述的FPGA，其特征在于，各個所述AXI總線協議互聯的硬核包括的發起方站點和被動接收方站點的數目不同，以及所述發起方站點和所述被動接收方站點具有不同的位寬和不同的頻率。

10.根據權利要求7所述的FPGA，其特征在于，部分所述AXI總線協議互聯的硬核包括的發起方站點和被動接收方站點的數目相同，所述發起方站點和所述被動接收方站點具有相同的位寬和頻率；

其余的所述AXI總線協議互聯的硬核包括發起方站點和被動接收方站點的數目不同，以及其余的所述AXI總線協議互聯的硬核包括的所述發起方站點和所述被動接收方站點具有不同的位寬和不同的頻率。

11.根據權利要求1或2所述的FPGA，其特征在于，所述高速交換互聯單元以環路總線均勻分布在FPGA中。

12.一種基于FPGA的數據通信方法，其特征在于，該FPGA中內嵌至少一個用于通信互聯的專用集成電路ASIC化的硬核；所述ASIC化的硬核包括：高速交換互聯單元和至少一個站點；各個所述站點與所述高速交換互聯單元連接；所述站點實現FPGA內各個功能模塊與所述ASIC化的硬核的數據傳遞；所述高速交換互聯單元實現各個所述站點之間的數據傳遞；包括以下步驟：

高速交換互聯單元通過數據源功能模塊對應的站點接收數據源功能模塊發送的數據；所述數據中攜帶目的功能模塊的信息；

所述高速交換互聯單元根據所述目的功能模塊的信息通過目的功能模塊對應的站點將接收的所述數據發送給目的功能模塊。