[實用新型]一種新型NOR Flash譯碼電路有效
| 申請號: | 201420836401.6 | 申請日: | 2014-12-25 |
| 公開(公告)號: | CN204516363U | 公開(公告)日: | 2015-07-29 |
| 發明(設計)人: | 吳興隆 | 申請(專利權)人: | 武漢云雅科技有限公司 |
| 主分類號: | G11C16/08 | 分類號: | G11C16/08 |
| 代理公司: | 北京清亦華知識產權代理事務所(普通合伙) 11201 | 代理人: | 張大威 |
| 地址: | 430074 湖北省*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 新型 nor flash 譯碼 電路 | ||
技術領域
本實用新型涉及電路技術領域,尤其涉及一種新型NOR?Flash譯碼電路。
背景技術
NOR?Flash和NAND?Flash是現在市場上兩種主要的非易失閃存技術,NOR?Flash的特點是芯片內執行(XIP,eXecute?In?Place),這樣應用程序可以直接在Flash閃存內運行,不必再把代碼讀到系統RAM中,因此穩定性和傳輸效率很高,這很適合用于嵌入式系統作為NOR?FLASH?ROM。目前,NOR?FLASH已在SOC芯片中廣泛應用。
所有的存儲器(或I/O接口)都以地址來相互區分,根據訪問存儲器(或訪問I/O接口)指令中的地址信息,其地址譯碼電路產生相應的地址選中信號,以選中所需的存儲器(或I/O接口)。
現有NOR?Flash的譯碼電路采用的是NMOS和PMOS混合譯碼的方式,采用此方式所設計的譯碼電路由于需要分別引入N阱和P阱,因此所占的面積較大,不利于NOR?Flash存儲密度的提高,譯碼電路在NOR?flash中,負責把不同工作狀態下的電壓傳輸給cell,分Y方向(傳輸給cell的drain)和X方向(傳輸給cell的wordline)兩個方向的譯碼,其中的X方向既要傳輸正電壓又要傳輸負電壓,使得電路會很復雜,占用很大的面積,因此也就增加了單位存儲量的成本,此外現有NOR?Flash譯碼電路的讀寫速度較慢也是亟待解決的問題。
實用新型內容
本實用新型目的在于提供一種新的NOR?Flash譯碼電路,來減小譯碼電路的面積并增加讀寫速度。
具體技術方案如下:
本實用新型提供一種新型NOR?Flash譯碼電路,所述電路由NMOS管陣列組成:
第一橫排NMOS管的源極接不同的PS引線,柵極接相同的PG引線,漏極與第二橫排NMOS管的源極相連,并分別引出字線WL,其中PS表示wordline所需的正壓信號,一個bank共用;PG表示傳輸正壓PS的信號,一個sector共用。
第二橫排NMOS管的源極與第一橫排NMOS管的漏極相連,柵極接相同的NG,漏極與位于第三橫排的NMOS管的源極相連,其中NG表示傳輸零或者負壓的信號,一個sector共用。
第三橫排只包含一個NMOS管,其源極與第二橫排的NMOS管的漏極相連,柵極接片選信號CHIPG,漏極接PG。
進一步地,NMOS管陣列共包括2N+1(N≥1)個NMOS管,其中第一橫排NMOS管和第二橫排NMOS管的數量一樣,都為N(N≥1)個,第三橫排NMOS管數量為1個,NMOS的個數會根據結構的不同。
進一步地,第三橫排NMOS管的寬長比大于第二橫排NMOS管的寬長比,第二橫排NMOS管的寬長比大于第一橫排NMOS管的寬長比。NMOS管的寬長比越大,電流增大,這樣電路的讀取速度會加快。
進一步地,當執行寫操作時,PG引線端加5V至15V的電壓,NG?端接0V電壓,CHIPG端接電源電壓,PS引線端可選擇接4V至12V的電壓或者接0V電壓;
當執行擦除操作時,PS引線端均接0V電壓,NG端接0V電壓,PG引線端可選擇接-5V至-12V的電壓或者接0V電壓。
進一步地,當執行寫操作時,對于選中的sector,PG引線端加5V至15V電壓,NG端接0V電壓,CHIPG端接電源電壓,選中的PS引線端加4V至12V電壓,未選中的PS端接0V電壓;
對于與選中的所述sector同一個bank的未選中sector,PG引線端加0V電壓,NG端接電源電壓,CHIPG端接電源電壓,選中的PS引線端加4V至12V電壓,未選中的PS端接0V電壓;
對于與選中的所述sector不同bank的未選中sector,PG引線端加0V電壓,NG端接電源電壓,CHIPG端接電源電壓,PS端接0V電壓。
當執行擦除操作時,PS引線端均接0V電壓,NG端接0V電壓,PG引線端對于選中的接-5V至-12V電壓,沒有選中的接0V電壓;CHIPG端對于選中的bank接0V電壓,未選中的sector接-5V至-12V電壓。
與現有技術相比,采用本實用新型提供的技術方案具有如下優點:通過只采用NMOS譯碼的方式,避免了引入PMOS所需的N阱,減小了電路面積,同時通過組合不同尺寸的NMOS管提高了電路的讀取速度。
附圖說明
圖1為根據本實用新型的實施例的一種新型NOR?Flash譯碼電?路的示意圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于武漢云雅科技有限公司,未經武漢云雅科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201420836401.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種高溫運動球面后視鏡玻璃吸取裝置
- 下一篇:一種均勻送料輸送機





