[實用新型]具有IRIG-B對時功能的時鐘系統

有效

• 申請號: 201420797559.7
• 申請日: 2014-12-16
• 公開（公告）號: CN204270025U
• 公開（公告）日: 2015-04-15
• 發明（設計）人: 白立娜
• 申請（專利權）人: 天津天保電力有限公司
• 主分類號: G04G7/00
• 分類號: G04G7/00;G05B19/042
• 代理公司: 天津濱海科緯知識產權代理有限公司 12211
• 代理人: 楊慧玲

技術領域

本發明創造屬于電力系統設備時鐘同步技術領域，尤其是涉及一種具有IRIG-B對時功能的時鐘系統。

背景技術

隨著用電設備和用電量的逐年增多，人們對電力系統的自動化和安全運行的要求越來越高，而電力系統的自動化和安全運行的一個要素就是電網時間的精確和統一。近年來，隨著微機自動化裝置的普及，更加迫切的要求電網運行實現時間統一。全球定位系統具有高精度的對時功能，在電力系統中得到廣泛使用。國家電網公司發布的《關于加強電力二次系統時鐘管理的通知》中就明確要求采用IRIG-B(Inter?Range?Instrumentation?Group，美國靶場儀器組)標準碼逐步實現GPS裝置和相關系統或設備的對時。

傳統的IRIG-B碼對時模塊的設計架構目前較多的有3種：1、基于CPLD+MCU，該架構硬件設計比較復雜；2：使用普通單片機外部IO中斷+定時器(Timer)進行簡單的對時處理，采用對時脈沖加串口的方式，即在發對時脈沖的同時通過串口網絡發對時指令，此方法存在很多不足：一是過多外部IO中斷和串行通信中斷占用智能設備的資源，由于普通單片機的運行速率本來就很低，因此會極大地影響系統的對時精度；二是串口網絡對時存在延時，可能出現一秒的誤差；三是功能極為單一；四，性能非常不穩定，不適合變電站現場的惡劣環境；3：基于大規模可編程門陣列(FPGA)架構，雖然此種架構能避免以上部分不足，但是此種方案還是一種比較奢侈的的方案。首先FPGA的價格本身就很高，并且還需要外擴EEPROM和RAM等外部器件，這就也增加了系統的復雜性，降低了可靠性。

發明內容

本發明創造要解決以上技術問題，提供一種具有IRIG-B對時功能的時鐘系統。

為解決上述技術問題，本發明創造采用的技術方案是：具有IRIG-B對時功能的時鐘系統，包括MCU、晶振、JTAG、時鐘芯片、電池管理模塊、B碼信號輸入模塊和數據通信模塊，

所述B碼信號輸入模塊包括B碼信號靜電保護電路、電氣隔離電路、B碼信號電平轉換電路、A/D轉換電路和GPIO輸入輸出電路，所述電氣隔離電路、B碼信號電平轉換電路、B碼信號靜電保護電路依次連接，

所述晶振、JTAG、電氣隔離電路、A/D轉換電路、GPIO輸入輸出電路和所述數據通信模塊分別與所述MCU相連，

所述數據通信模塊包括串行接口、I²C接口和1PPS接口，

所述電池管理模塊與所述時鐘芯片相連，

所述時鐘芯片通過所述I²C接口與所述MCU相連。

進一步，所述MCU為32位Cortex-M0處理器STM32F030芯片。

進一步，所述時鐘芯片為RTC芯片PCF8563T。

進一步，所述電氣隔離電路采用磁耦ADuM1201。

進一步，所述B碼信號電平轉換電路采用SN65LBC184D芯片。

進一步，所述B碼信號靜電保護電路與所述SN65LBC184D芯片的第六引腳、第七引腳相連，所述SN65LBC184D芯片的第一引腳與所述磁耦ADuM1201的第七引腳相連，所述磁耦ADuM1201的第二引腳與所述STM32F030芯片的第十三引腳相連。

進一步，所述串行接口包括RS232、RS485。

進一步，所述數據通信模塊還包括LVDS接口、SPI接口、TTL接口和GPIO接口。

進一步，所述電池管理模塊包括電容C700、電容C701、二極管D700、二極管D701和鋰電池BT700，所述電容C700、電容C701并聯輸出端接所述二極管D700的正極，所述電容C700、電容C701并聯輸入端分別接所述鋰電池BT700的負極和接DGND，所述鋰電池BT700的正極接所述二極管D701的正極，所述二極管D700的負極和所述二極管D701的負極均接到所述RTC芯片PCF8563T的第八引腳，所述RTC芯片PCF8563T的第五引腳輸出I2CA_SDA信號，所述RTC芯片PCF8563T的第六引腳輸出I2C1_SCL信號，所述I2CA_SDA信號、所述I2C1_SCL信號分別通過所述I²C接口傳輸至所述STM32F030芯片的第十八引腳、第十七引腳。