[實用新型]一種可重構(gòu)自適應(yīng)接口電路

有效

• 申請?zhí)枺?/td>: 201420794403.3
• 申請日: 2014-12-15
• 公開（公告）號: CN204270298U
• 公開（公告）日: 2015-04-15
• 發(fā)明（設(shè)計）人: 趙備
• 申請（專利權(quán)）人: 浙江大學(xué)
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 張法高

技術(shù)領(lǐng)域

本實用新型屬于電子技術(shù)領(lǐng)域，涉及一種可重構(gòu)自適應(yīng)接口電路。

背景技術(shù)

在工業(yè)控制應(yīng)用領(lǐng)域，各控制模塊之間通訊使用得比較多的通訊接口有CAN、RS-422、RS485和RS-232等，不同的用戶和不同的應(yīng)用現(xiàn)場會具體選擇使用不同的通訊接口。這就造成當(dāng)前工業(yè)控制模塊接口電路的設(shè)計呈現(xiàn)兩種現(xiàn)狀：（1）每個控制模塊產(chǎn)品只設(shè)計一種或兩種固定的通訊接口，同時設(shè)計多種控制模塊產(chǎn)品來適應(yīng)要求不同通訊接口的應(yīng)用，這種設(shè)計方案增加了控制模塊產(chǎn)品的種類；（2）為了減少控制模塊產(chǎn)品的種類，在每個控制模塊上同時實現(xiàn)多個接口來支持多種通訊，在具體的應(yīng)用現(xiàn)場，選擇使用一種或兩種接口，這種設(shè)計方案會造成較大的接口浪費。

發(fā)明內(nèi)容

本實用新型的目的是克服現(xiàn)有技術(shù)的不足，提供一種可重構(gòu)自適應(yīng)接口電路。

為解決上述技術(shù)問題，本實用新型所采取的具體技術(shù)方案是：

可重構(gòu)自適應(yīng)接口電路包括FPGA可重構(gòu)接口電路、QSPI?Flash存儲器電路、數(shù)字隔離電路、數(shù)字復(fù)用/解復(fù)用電路、CAN收發(fā)器電路、RS-485收發(fā)器電路、RS-232收發(fā)器電路、RS-422收發(fā)器電路、模擬復(fù)用/解復(fù)用電路、接口連接器及保護(hù)電路和隔離電源電路；

QSPI?Flash存儲器電路與FPGA可重構(gòu)接口電路的多功能MIO端口信號連接，數(shù)字隔離電路的一端與FPGA可重構(gòu)接口電路的可編程邏輯IO端口信號連接，數(shù)字隔離電路的另一端與數(shù)字復(fù)用/解復(fù)用電路、模擬復(fù)用/解復(fù)用電路和接口連接器及保護(hù)電路連接，數(shù)字隔離電路的隔離電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，數(shù)字復(fù)用/解復(fù)用電路的電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，CAN收發(fā)器電路的一端與數(shù)字復(fù)用/解復(fù)用電路連接，CAN收發(fā)器電路的另一端與模擬復(fù)用/解復(fù)用電路連接，CAN收發(fā)器電路的電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，RS-485收發(fā)器電路的一端與數(shù)字復(fù)用/解復(fù)用電路連接，RS-485收發(fā)器電路的另一端與模擬復(fù)用/解復(fù)用電路連接，RS-485收發(fā)器電路的電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，RS-232收發(fā)器電路的一端與數(shù)字復(fù)用/解復(fù)用電路連接，RS-232收發(fā)器電路的另一端與模擬復(fù)用/解復(fù)用電路連接，RS-232收發(fā)器電路的電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，RS-422收發(fā)器電路的一端與數(shù)字復(fù)用/解復(fù)用電路連接，RS-422收發(fā)器電路的另一端與模擬復(fù)用/解復(fù)用電路連接，RS-422收發(fā)器電路的電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，模擬復(fù)用/解復(fù)用電路的電源引腳和地引腳與隔離電源電路輸出的隔離電源和地連接，接口連接器及保護(hù)電路的一端與模擬復(fù)用/解復(fù)用電路和數(shù)字隔離電路連接，接口連接器及保護(hù)電路的另一端與隔離電源電路輸出的隔離電源和地連接；

所述的FPGA可重構(gòu)接口電路采用Xilinx公司的型號為XC7Z020的芯片U1；

所述的QSPI?Flash存儲器電路包括Spansion公司的型號為S25FL128S的QSPI?Flash存儲器芯片U2、電容C1和電容C2；U2的第16引腳與U1的MIO6引腳連接，U2的第7引腳與U1的MIO1引腳連接，U2的第15引腳與U1的MIO2引腳連接，U2的第8引腳與U1的MIO3引腳連接，U2的第9引腳與U1的MIO4引腳連接，U2的第1引腳與U1的MIO5引腳連接；U2的第2引腳同時與電容C1的第1引腳和+3.3V電源連接，電容C1的第2引腳與地連接，U2的第14引腳同時與電容C2的第1引腳和+3.3V電源連接，電容C2的第2引腳與地連接，U2的第10引腳與地連接；