[實用新型]基于T型結構0.3階積分電路模塊及包含該模塊的含y方Lorenz型混沌系統電路

有效

• 申請號: 201420792081.9
• 申請日: 2014-12-14
• 公開（公告）號: CN204290994U
• 公開（公告）日: 2015-04-22
• 發明（設計）人: 胡春華;王忠林
• 申請（專利權）人: 濱州學院;王忠林
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.基于T型結構0.3階積分電路模塊，其特征是在于：電阻Rx與電容Cx并聯，形成第一部分，電阻Ry與電容Cy串聯，形成第二部分，并聯接在第一部分兩端，電阻Rz與電容Cz串聯，形成第三部分，并聯接在第二部分兩端，電阻Rw與電容Cw串聯，形成第四部分，并聯接在第三部分兩端，電阻Ru與電容Cu串聯，形成第五部分，并聯接在第四部分兩端，電阻Rv與電容Cv串聯，形成第六部分，并聯接在第五部分兩端；所述電阻Rx由電位器Rx1和電阻Rx2、Rx3、Rx4、Rx5串聯組成，電位器Rx1的一端接引腳A，一端接電阻Rx2，電阻Rx5的一端階引腳B，一端接電阻Rx4，所述電容Cx由電容Cx1、Cx2、Cx3、Cx4并聯組成；所述電阻Ry由電位器Ry1和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由電容Cy1、Cy2、Cy3、Cy4，并聯組成；所述電阻Rz由電位器Rz1和電阻Rz2、Rz3、Rz4、Rz5串聯組成，所述電容Cz由電容Cz1、Cz2、Cz3、Cz4并聯組成；所述電阻Rw由電位器Rw1和電阻Rw2、Rw3、Rw4、Rw5串聯組成，所述電容Cw由電容Cw1、Cw2、Cw3、Cw4并聯組成；所述電阻Ru由電位器Ru1和電阻Ru2、Ru3、Ru4、Ru5串聯組成，所述電容Cu由電容Cu1、Cu2、Cu3、Cu4并聯組成；所述電阻Rv由電位器Rv1和電阻Rv2、Rv3、Rv4、Rv5串聯組成，所述電容Cv由電容Cv1、Cv2、Cv3、Cv4并聯組成；所述電阻Rx＝3.983M，所述電位器Rx1＝0K，所述電阻Rx2＝3.3M、Rx3＝680K、Rx4＝2K、Rx5＝1K，所述電容Cx＝0.02512uF，所述電容Cx1＝22nF、Cx2＝2.2nF、Cx3＝1nF、Cx4懸空；所述電阻Ry＝4.908M，所述電位器Ry1＝1K,所述電阻Ry2＝3.9M、Ry3＝1M、Ry4＝5.1K、Ry5＝2K，所述電容Cy＝4.898uF，所述電容Cy1＝4.7uF、Cy2＝150nF、Cy3＝47nF、Cy4懸空；所述電阻Rz＝2.401M，所述電位器Rz1＝0K和所述電阻Rz2＝2M、Rz3＝200K、Rz4＝200K、Rz5＝1K，所述電容Cz＝1.117uF，所述電容Cz1＝1uF、Cz2＝100nF、Cz3＝10nF、Cz4＝4.7nF；所述電阻Rw＝1.248M，所述電位器Rw1＝8K和所述電阻Rw2＝1M、Rw3＝200K、Rw4＝20K、Rw5＝20K，所述電容Cw＝0.2399uF，所述電容Cw1＝220nF、Cw2＝10nF、Cw3＝6.8nF、Cw4＝3.3nF；所述電阻Ru＝0.710M，所述電位器Ru1＝0K和所述電阻Ru2＝500K、Ru3＝200K、Ru4＝10K、Ru5＝0K，所述電容Cu＝0.04704uF，所述電容Cu1＝47nF、Cu2懸空、Cu3懸空、Cu4懸空；所述電阻Rv懸空，所述電容Cv懸空。

2.基于T型結構0.3階積分電路模塊的含y方的Lorenz型混沌系統電路，其特征在于利用運算放大器U1、運算放大器U2及電阻構成反相加法器，利用運算放大器U1、運算放大器U2及基于T型結構0.3階積分電路模塊U5、U6、U7構成反相0.3階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器U1和運算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；

所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4和基于T型結構0.3階?積分電路模塊U5、基于T型結構0.3階積分電路模塊U6，所述運算放大器U2連接乘法器U3、乘法器U4和基于T型結構0.3階積分電路模塊U7，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2；

所述運算放大器U1的第1引腳通過電阻R7與U1的第6引腳相接，第2引腳通過電阻R6與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接基于T型結構0.3階積分電路模塊U6的A引腳，第7引腳接輸出y，通過電阻R1與第13引腳相接，通過電阻R8與第2引腳相接，接基于T型結構0.3階積分電路模塊U6的B引腳，接乘法器U4的第1、3引腳，第8引腳接輸出x,通過電阻R4與第9引腳相接，通過電阻R5與第2引腳相接，接乘法器U3的第1引腳，接基于T型結構0.3階積分電路模塊U5的B引腳，第9引腳接基于T型結構0.3階積分電路模塊U5的A引腳，第13引腳通過電阻R2與第14引腳相接，第14引腳通過電阻R3與第9引腳相接；

所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳輸出z，通過電阻R12與第9引腳相接，接乘法器U3的第3引腳，接基于T型結構0.3階積分電路模塊U7的B引腳，第9引腳接基于T型結構0.3階積分電路模塊U7的A引腳，第13引腳通過電阻R10接第14引腳，第14引腳通過電阻R13接第9引腳；

所述乘法器U3的第1引腳接U1的第8腳，第3引腳接U2的第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R9接U1第6引腳，第8引腳接VCC；

所述乘法器U4的第1,3引腳接U1的第8腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R11接U2第13引腳，第8引腳接VCC；

所述基于T型結構0.3階積分電路模塊U5的A引腳接運算放大器U1的第9引腳，B引腳接接運算放大器U1的第8引腳；

所述基于T型結構0.3階積分電路模塊U6的A引腳接運算放大器U1的第6引腳，B引腳接接運算放大器U1的第7引腳；

所述基于T型結構0.3階積分電路模塊U7的A引腳接運算放大器U2的第9引腳，B引腳接接運算放大器U2的第8引腳。