[實用新型]一種抗干擾的低成本單道脈沖計數器

有效

• 申請號: 201420787636.0
• 申請日: 2014-12-12
• 公開（公告）號: CN204272079U
• 公開（公告）日: 2015-04-15
• 發明（設計）人: 程振洪;黃光明;嚴劍橋
• 申請（專利權）人: 華中師范大學
• 主分類號: H03K23/00
• 分類號: H03K23/00
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 胡建平

技術領域

????本實用新型涉及一種脈沖計數器，特別涉及一種抗干擾的低成本單道脈沖計數器。

背景技術

輻射型儀表中經常需要分析傳感器產生的脈沖，其中的單道是一個重要組成部分。單道是一種對信號幅度信息進行甄別的裝置。其作用是：只有當輸入信號的幅度介于給定的電壓上閾值與下閾值內時，才有脈沖信號輸出。單道的用途是選擇輸入信號的幅度范圍，輸出的脈沖信號可以用于計數。

現有的單道幅度分析器如圖1所示，將幅度甄別器的輸出信號S1、S2經過時序同步后，分別輸入給對應的計數器，將兩個計數器計數結果相減，結果是單道輸出脈沖的累計數。

圖1中時序同步部分和計數器部分采用可編程邏輯器件FPGA實現，其中單道幅度分析器需要使用外界輸入的同步時鐘才能夠正常工作，故需要使用片外的時鐘源。由于在FPGA中必須使用兩個計數器，邏輯資源占用率的提高可能導致需要更換具備更多邏輯資源的器件實現。上述兩個原因都將導致成本上升的問題。

實用新型內容

本實用新型的目的在于提供一種抗干擾的低成本單道脈沖計數器。

本實用新型解決上述問題的技術方案為：一種抗干擾的低成本單道脈沖計數器，包括高閾值甄別器、低閾值甄別器、上升沿檢測器、下降沿檢測器、與門和計數器；

所述高閾值甄別器包括高閾值參考電壓和脈沖輸入兩個輸入端口，高閾值甄別器的輸出分別與上升沿檢測器的CLK輸入端、下降沿檢測器的CLK輸入端和與門的輸入連接；所述低閾值甄別器包括低閾值參考電壓和脈沖輸入兩個輸入端口，低閾值甄別器的輸出分別與上升沿檢測器的CLR輸入端、下降沿檢測器的CLR輸入端和計數器的IN端連接；上升沿檢測器的D輸入端和下降沿檢測器的D輸入端分別連接邏輯高電平值1，上升沿檢測器的Q輸出端和下降沿檢測器的Q輸出端分別和與門的輸入連接；所述與門的輸出與計數器的EN輸入端連接；計數器的CLR與計數清零端口連接。

按上述方案，所述與門的輸入端還連接計數使能端口。

本實用新型裝置帶來的有益效果是：本實用新型改變了傳統單道幅度分析器邏輯結構，無需提供外部時鐘源，抗干擾能力強，且相對于傳統單道幅度分析器邏輯單元大幅減少，成本低廉。

附圖說明

圖1是傳統單道幅度分析器的結構示意圖；

圖2是本實用新型一個實施例的裝置的結構示意圖；

圖3是本實用新型一個實施例的甄別器結構示意圖；

圖4是輸入信號存在疊加的示意圖；

圖5是輸入合法脈沖的甄別輸出示意圖；

圖6是其他電子干擾造成的甄別輸出示意圖。

具體實施方式??

為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。

?????圖2為本實用新型所述的一種抗干擾的低成本單道脈沖計數器。圖1包括1個高閾值甄別器、1個低閾值甄別器、1個上升沿檢測器、1個下降沿檢測器、1個與門、1個計數器、5個輸入端口、1個輸出端口，其中5個輸入端口分別為高閾值參考電壓、低閾值參考電壓、脈沖輸入、計數使能、計數清零，輸出端口為脈沖計數輸出。高閾值參考電壓、脈沖輸入與高閾值甄別器的兩個輸入連接，高閾值甄別器的輸出與上升沿檢測器的CLK、下降沿檢測器的CLK、與門的輸入連接。低閾值參考電壓、脈沖輸入與低閾值甄別器的兩個輸入連接，低閾值甄別器的輸出與上升沿檢測器的CLR、下降沿檢測器的CLR、計數器的IN輸入連接。邏輯高電平值1與上升沿檢測器的D輸入連接，上升沿檢測器的Q輸出與與門的輸入連接。邏輯高電平值1與下降沿檢測器的D輸入連接，下降沿檢測器的Q輸出與與門的輸入連接。計數使能與與門的輸入連接，與門的輸出與計數器的EN輸入連接。計數清零與計數器的CLR輸入連接，計數器的OUT輸出與脈沖計數輸出連接。

圖2中的高、低閾值甄別器可以采用圖3所示的甄別器結構實現。計數器可采用基本的計數單元實現。圖2中的上升沿檢測器、下降沿檢測器、與門、計數器因為構造簡單，并不局限于在FPGA或者CPLD中實現，還可以通過基本的數字元件搭建實現。

下面對圖2所示抗干擾的低成本單道脈沖計數器的原理進行說明：