[實用新型]一種基于PCI總線技術(shù)的加解密卡

有效

• 申請?zhí)枺?/td>: 201420774075.0
• 申請日: 2014-12-09
• 公開（公告）號: CN204390238U
• 公開（公告）日: 2015-06-10
• 發(fā)明（設(shè)計）人: 王卓;田心;王永寶;孫葆青;羅世新
• 申請（專利權(quán)）人: 航天信息股份有限公司
• 主分類號: G06F21/77
• 分類號: G06F21/77
• 代理公司: 北京工信聯(lián)合知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11266
• 代理人: 李勇

1.一種基于PCI總線技術(shù)的加解密卡，其特征在于：包括處理單元FPGA芯片和PCI單元，其中：

所述處理單元FPGA芯片適用于配置所述加解密卡和控制數(shù)據(jù)處理，集成對程序加解密的專用加解密算法；

所述PCI單元適用于所述加解密卡與主機(jī)間數(shù)據(jù)通信。

2.根據(jù)權(quán)利要求1所述的基于PCI總線技術(shù)的加解密卡，其特征在于：還包括配置程序存儲單元Flash芯片，適用于配置所述加解密卡的所述處理單元FPGA芯片的通信方式和/或算法選擇。

3.根據(jù)權(quán)利要求1或2所述的基于PCI總線技術(shù)的加解密卡，其特征在于：所述PCI單元包括PCI接口模塊和PCI接口控制芯片，所述PCI接口模塊適用于所述加解密卡和主機(jī)間的數(shù)據(jù)傳輸，所述PCI接口控制芯片適用于控制所述PCI接口模塊的數(shù)據(jù)通信，為所述處理單元FPGA芯片提供主機(jī)的請求數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的基于PCI總線技術(shù)的加解密卡，其特征在于：還包括隨機(jī)數(shù)發(fā)生單元，所述隨機(jī)數(shù)發(fā)生單元與所述處理單元FPGA芯片相連接，適用于產(chǎn)生真隨機(jī)數(shù)。

5.根據(jù)權(quán)利要求4所述的基于PCI總線技術(shù)的加解密卡，其特征在于：還包括存儲單元，其與所述處理單元FPGA芯片相連接，適用于存儲所述加解密卡處理前后的緩存數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的基于PCI總線技術(shù)的加解密卡，其特征在于：所述緩存數(shù)據(jù)包括原始請求數(shù)據(jù)、所述處理單元FPGA芯片處理的運(yùn)行緩存數(shù)據(jù)和加解密完畢數(shù)據(jù)。