[實(shí)用新型]一種雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201420768716.1
• 申請(qǐng)日: 2014-12-08
• 公開(kāi)（公告）號(hào): CN204375732U
• 公開(kāi)（公告）日: 2015-06-03
• 發(fā)明（設(shè)計(jì)）人: 曹周;敖利波
• 申請(qǐng)（專(zhuān)利權(quán)）人: 杰群電子科技（東莞）有限公司
• 主分類(lèi)號(hào): H01L23/495
• 分類(lèi)號(hào): H01L23/495;H01L23/492
• 代理公司: 北京品源專(zhuān)利代理有限公司 11332
• 代理人: 路凱;胡彬

1.一種雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，包括：

第一引線框架和第二引線框架，

所述第一引線框架包括：

第一芯片座，用于倒裝第一芯片，封裝時(shí)，所述第一芯片座與所述第一芯片的源極連接；

至少一個(gè)第一芯片柵極管腳，用于連接所述第一芯片的柵極；

第二芯片座，用于正裝第二芯片，封裝時(shí)，所述第二芯片座與所述第二芯片的漏極連接；

至少一個(gè)第二芯片漏極管腳，所述第二芯片漏極管腳與所述第二芯片座連接；

至少一個(gè)第二芯片柵極管腳，用于連接所述第二芯片的柵極；

第一引線框架外框，所述第一芯片座和所述第二芯片座分別通過(guò)至少一個(gè)連桿與所述第一引線框架外框連接，所述第一芯片柵極管腳、所述第二芯片漏極管腳和所述第二芯片柵極管腳分別與所述第一引線框架外框連接，

所述第二引線框架包括：

銅橋，封裝時(shí)，所述第二引線框架疊放在所述第一引線框架上，且所述銅橋連接所述第一芯片的漏極和所述第二芯片的源極；

至少一個(gè)第二引線框架管腳，所述第二引線框架管腳與所述銅橋連接；

第二引線框架外框，所述第二引線框架管腳與所述第二引線框架外框連接。

2.根據(jù)權(quán)利要求1所述的雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，所述銅橋邊緣設(shè)置有至少一個(gè)測(cè)量觀測(cè)孔。

3.根據(jù)權(quán)利要求2所述的雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，所述測(cè)量觀測(cè)孔內(nèi)側(cè)的銅橋上設(shè)置有至少一個(gè)溢流孔。

4.根據(jù)權(quán)利要求1-3任一所述的雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，所述第一芯片座上開(kāi)設(shè)有一切口，所述第一芯片柵極管腳延伸至所述切口處。

5.根據(jù)權(quán)利要求4所述的雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，所述第一芯片柵極管腳、所述第二芯片漏極管腳、所述第二芯片柵極管腳、第一芯片座和第二芯片座的下表面均在同一平面上。

6.根據(jù)權(quán)利要求5所述的雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，所述第一芯片柵極管腳、所述第二芯片漏極管腳、所述第二芯片柵極管腳、第一芯片座和第二芯片座的上表面均在同一平面上。

7.根據(jù)權(quán)利要求5或6所述的雙引線框架疊合設(shè)計(jì)半導(dǎo)體器件封裝結(jié)構(gòu)，其特征在于，所述第二引線框架管腳靠近所述銅橋的部分向內(nèi)彎曲，使得當(dāng)所述第二引線框架疊放在所述第一引線框架上時(shí)，所述第二引線框架管腳的下表面與所述第一芯片柵極管腳的下表面在同一平面上。