[實用新型]一種衛星導航ALTBOC信號復采樣數據分析電路

有效

• 申請號: 201420757669.0
• 申請日: 2014-12-05
• 公開（公告）號: CN204215046U
• 公開（公告）日: 2015-03-18
• 發明（設計）人: 邢兆棟;趙精博;劉春曉;支春陽
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: G01S19/23
• 分類號: G01S19/23;G05B19/042
• 代理公司: 河北東尚律師事務所 13124
• 代理人: 王文慶

技術領域

本實用新型涉及一種ALTBOC信號采樣數據分析電路，尤其是一種衛星導航ALTBOC(15，10)信號復采樣數據分析電路，屬于衛星導航測試技術領域。

背景技術

ALTBOC(Alternate?Binary?Offset?Carrier)是衛星導航系統的一種新體制信號，具有良好應用前景。目前，該信號體制已被GALILEO系統的E5頻段采用，為ALTBOC(15,10)信號，其副載波速率為：15×1.023MHz，碼速率為10×1.023MHz。

ALTBOC(15,10)衛星導航信號帶寬寬，有利于抗多徑和窄相關功能的發揮，可改善導航接收機測量精度。

ALTBOC(15,10)信號主瓣帶寬為51.15MHz，加上旁瓣信號約70MHz，比常用的GPS?L1頻點信號的2.046MHz大很多。該信號具有性能優勢，但接收處理難度大。

ALTBOC(15,10)信號的相關函數具有模糊性。對該信號的接收處理研究，主要是圍繞捕獲和跟蹤兩個方面開展。

對該信號開展實物驗證測試研究，需要的硬件成本代價大。目前，通常采用高采樣速率的AD轉換器進行帶通采樣，并需要高性能的FPGA進行處理。若采用單邊帶信號接收，即20.46MHz信號帶寬，雖可降低AD采樣率及FPGA性能需求，但會造成約3dB能量損失，且未發揮該信號的性能優勢。

針對上述問題，以發揮ALTBOC(15,10)信號優勢的接收處理算法為目標，本實用新型給出了一種基于復采樣的ALTBOC(15,10)的數據分析電路。采用雙通道高集成AD轉換器，消除基帶硬件I/Q不平衡隱患，實現了處理全邊帶信號時采樣速率降低一半，減輕了FPGA處理壓力；并結合FPGA功能，可實現AD數據采集輸出、單FPGA接收處理功能，支持ALTBOC(15,10)信號處理算法研究。

實用新型內容

本實用新型要解決的技術問題是提供一種衛星導航ALTBOC信號復采樣數據分析電路。

為解決上述技術問題，本實用新型所采取的技術方案是：

一種衛星導航ALTBOC信號復采樣數據分析電路，包括轉換電路1、轉換電路2、AD轉換電路、FPGA電路和串口電路；所述轉換電路1的相應輸入端分別作為ALTBOC信號I和ALTBOC信號Q輸入端，其輸出端接所述AD轉換電路的相應輸入端；所述轉換電路2的輸入端接所述FPGA電路的相應輸出端，其輸出端接所述AD轉換電路的相應輸入端；所述FPGA電路的相應輸出端接所述AD轉換電路的輸出端，其相應輸出端接所述串口電路的輸入端。

所述轉換電路1由結構相同的ALTBOC信號I轉換電路和ALTBOC信號Q轉換電路組成；所述ALTBOC信號I轉換電路的輸入端作為所述轉換電路1的ALTBOC信號I輸入端，其輸出端分別接所述AD轉換電路的VIN+A和VIN-A輸入端；所述ALTBOC信號Q轉換電路的輸入端作為所述轉換電路1的ALTBOC信號Q輸入端，其輸出端分別接所述AD轉換電路的VIN+B和VIN-B輸入端；所述ALTBOC信號I轉換電路由射頻變壓器U1、電阻R1、R3、R5、R7、R9、R11、R13、R15、電容C1、C3、C5、C7、C9、C11、C13組成；所述射頻變壓器U1的1腳依次經電阻R3、電容C1接ALTBOC信號I輸入端，其2腳經電容C3接地，其3腳經電阻R1接所述ALTBOC信號I輸入端的同時接地，其4腳依次經電阻R7、電容C13、電阻R15接VIN-A輸出端，其6腳依次經電阻R5、電容C11、電阻R13接VIN+A輸出端；電阻R9和電容C5串聯后一端接電阻R5和電容C11間的結點，其另一端接地；電阻R11和電容C9串聯后一端接電阻R7和R111間的結點，其另一端接地；電容C7一端接電阻R5和電容C11間的結點，其另一端接接電阻R7和R11間的結點。

所述轉換電路2包括射頻變壓器U3、電阻R17-18、電容C15-C18；所述射頻變壓器U3的1腳依次經電阻R15、電容C15接所述FPGA電路的CLK輸出端，其2腳經電容C16接地，其3腳經電阻R17接所述FPGA電路的CLK輸入端的同時接地，其4腳和6腳分別經電容C18和C17接AD轉換電路的CLK+和CLK-輸入端。

所述串口電路包括串口芯片U6、電容C19-C22；所述串口芯片U6的2腳經電容C19接其4腳，其5腳經電容C20接其6腳，其3腳和7腳分別經電容C21和C22接地，其11腳和12腳接所述FPGA電路的相應輸出端，其8腳和9腳作為所述衛星導航ALTBOC信號復采樣數據分析電路的輸出端。