[實用新型]一種共用硬件資源的伏爾/儀表著陸雙模接收機

有效

• 申請?zhí)枺?/td>: 201420745639.8
• 申請日: 2014-12-01
• 公開（公告）號: CN204216889U
• 公開（公告）日: 2015-03-18
• 發(fā)明（設計）人: 趙建偉;武云云;米正衡;李輝
• 申請（專利權(quán)）人: 中國電子科技集團公司第二十研究所
• 主分類號: H04B1/16
• 分類號: H04B1/16;G01S3/04;G01S3/14
• 代理公司: 西北工業(yè)大學專利中心 61204
• 代理人: 顧潮琪

1.一種共用硬件資源的伏爾/儀表著陸雙模接收機，其特征在于，包括VOR/LOC接收通道(S1)、GS接收通道(S2)、電源(S5)、綜合信號處理器(S3)和接口電路(S4)；VOR/LOC接收通道(S1)從ILS/VOR機載接收天線接收VOR/LOC射頻信號，并將此射頻信號轉(zhuǎn)換為中頻信號，傳入綜合信號處理器(S3)；GS接收通道(S2)從ILS/VOR機載接收天線接收GS射頻信號，并將此射頻信號轉(zhuǎn)換為中頻信號，傳入綜合信號處理器(S3)；綜合信號處理器(S3)對傳入的VOR/LOC接收通道(S1)的中頻信號進行處理，得到VOR方位信息信號、LOC偏差信息信號，傳入接口電路(S4)；綜合信號處理器(S3)對傳入的GS接收通道(S2)中的中頻信號進行處理得到GS偏差信息信號，傳入接口電路(S4)；接口電路(S4)將VOR方位信息信號、LOC偏差信息信號和GS偏差信息信號轉(zhuǎn)換為R422總線形式傳送至用戶；用戶下達控制指令，經(jīng)R422總線形式傳入接口電路(S4)，經(jīng)接口電路(S4)傳入綜合信號處理器(S3)，經(jīng)綜合信號處理器(S3)提取，處理為通道控制信號后傳入VOR/LOC接收通道(S1)和GS接收通道(S2)；電源(S5)的輸出信號接入綜合信號處理器(S3)，通過綜合信號處理器(S3)實現(xiàn)對VOR/LOC接收通道(S1)、GS接收通道(S2)、綜合信號處理器(S3)和接口電路(S4)的供電。

2.如權(quán)利要求1所述的一種共用硬件資源的伏爾/儀表著陸雙模接收機，其特征在于，所述的VOR/LOC接收通道(S1)、GS接收通道S2均包括基準源(A0)、限幅器(A1)、預選器(A2)、低噪聲放大器(A3)、頻率合成器(A4)、混頻器(A5)、中頻晶體濾波器(A6)、放大器(A7)和功分器(A8)；射頻信號進入限幅器(A1)，經(jīng)由限幅器(A1)幅度限定后接入預選器(A2)；經(jīng)由預選器(A2)濾除雜散信號后接入低噪聲放大器(A3)；經(jīng)由低噪聲放大器(A3)降低噪聲后接入混頻器(A5)，同時基準源(A0)和綜合信號處理器(S3)所反饋的通道控制信號通過頻率合成器(A4)共同合成本振后接入混頻器(A5)；經(jīng)由混頻器(A5)進行混頻處理，產(chǎn)生中頻信號后接入晶體濾波器(A6)；經(jīng)由晶體濾波器(A6)進行濾波處理后接入AGC放大器(A7)；經(jīng)由AGC放大器(A7)將信號放大后接入功分器(A8)；功分器(A8)輸出主路輸出信號、檢測輸出信號和檢波輸出信號，其中檢測輸出信號和檢波輸出信號在接收通道的調(diào)試和檢測時使用，主路輸出信號接入綜合處理器(S3)進行下一步信號處理。

3.如權(quán)利要求1所述的一種共用硬件資源的伏爾/儀表著陸雙模接收機，其特征在于，綜合信號處理器(S3)包括FPGA中頻信號處理模塊(B1)、DSP數(shù)據(jù)處理模塊(B2)和FPGA接口控制模塊(B3)；VOR/LOC接收通道(S1)和GS接收通道(S2)輸出的中頻信號接入FPGA中頻信號處理模塊(B1)，經(jīng)由FPGA中頻信號處理模塊(B1)抽取、數(shù)字濾波、數(shù)字下變頻、數(shù)字幅度解調(diào)及數(shù)字調(diào)頻解調(diào)后得到的幅度和相位信號送入DSP數(shù)據(jù)處理模塊(B2)，經(jīng)由DSP數(shù)據(jù)處理模塊(B2)引導信息解算、平滑濾波、插值算法后得到的VOR方位信號、LOC偏差信號和GS偏差信號傳入FPGA接口控制模塊(B3)；經(jīng)由FPGA接口控制模塊(B3)后接入接口電路(S4)；來自接口電路(S4)的控制指令依次經(jīng)FPGA接口控制模塊(B3)、DSP數(shù)據(jù)處理模塊(B2)和FPGA中頻信號處理模塊(B1)，并由FPGA中頻信號處理模塊(B1)轉(zhuǎn)換為通道控制信號后反饋給VOR/LOC接收通道(S?1)和GS接收通道(S2)。