[實用新型]基于FPGA的DDS信號發生器

有效

• 申請號: 201420656315.7
• 申請日: 2014-11-05
• 公開（公告）號: CN204131478U
• 公開（公告）日: 2015-01-28
• 發明（設計）人: 郭小霞;蘭朝鳳;劉金鳳;管鑫;賈添植
• 申請（專利權）人: 哈爾濱理工大學
• 主分類號: H03K3/02
• 分類號: H03K3/02;H03K5/135
• 代理公司: 哈爾濱市文洋專利代理事務所(普通合伙) 23210
• 代理人: 何強

1.基于FPGA的DDS信號發生器，其特征在于，它包括遠程輸入(1)、藍牙模塊(2)、32位累加器(3)、ROM(4)、數模轉換電路(5)、電流轉電壓電路(6)、二階有源低通濾波器(7)和幅度調節電路(8)，遠程輸入(1)與藍牙模塊(2)通過無線信號通信，藍牙模塊(2)的信號輸出端與32位累加器(3)的信號輸入端連通，32位累加器(3)的信號輸出端與ROM(4)的信號輸入端連通，ROM(4)的信號輸出端與數模轉換電路(5)的信號輸入端連通，數模轉換電路(5)的信號輸出端與電流轉電壓電路(6)的信號輸入端連通，電流轉電壓電路(6)的信號輸出端與二階有源低通濾波器(7)的信號輸入端連通，二階有源低通濾波器(7)的信號輸出端與幅度調節電路(8)的信號輸入端連通，幅度調節電路(8)的信號輸出端為DDS信號發生器的輸出端。

2.根據權利要求1所述基于FPGA的DDS信號發生器，其特征在于，數模轉換電路(5)采用DAC0832。

3.根據權利要求1所述基于FPGA的DDS信號發生器，其特征在于，電流轉電壓電路(6)采用NE5532。

4.根據權利要求1所述基于FPGA的DDS信號發生器，其特征在于，二階有源低通濾波器(7)采用NE5532。

5.根據權利要求1所述基于FPGA的DDS信號發生器，其特征在于，幅度調節電路(8)采用NE5532。

6.根據權利要求1所述基于FPGA的DDS信號發生器，其特征在于，幅度調節電路(8)還包括LCD顯示器，LCD顯示器的信號輸入端與幅度調節電路(8)的信號輸出端連通。