[實用新型]一種低相噪小步進本振模塊

有效

• 申請號: 201420637855.0
• 申請日: 2014-10-29
• 公開（公告）號: CN204180053U
• 公開（公告）日: 2015-02-25
• 發明（設計）人: 周朝斌;池彥永;鄧學群;張龍;朱松濤
• 申請（專利權）人: 石家莊東泰爾通信技術有限公司
• 主分類號: H03L7/16
• 分類號: H03L7/16
• 代理公司: 石家莊新世紀專利商標事務所有限公司 13100
• 代理人: 董金國

技術領域

本實用新型涉及一種頻率合成器，尤其是一種低相噪小步進本振模塊，屬于通信電路技術領域。

背景技術

在X波段使用常用的鎖相合成技術，實現相噪≤-110dBc/Hz?@10kHz的頻率輸出。根據鎖相環相噪惡化公式：-227+10logPFD+20logN（PFD為鑒相頻率，N為輸出頻率與鑒相頻率的商）,如果取PFD=100MHz，輸出頻率=8000MHz，計算得到N=80。帶入公式計算得到相噪為-108dBc/Hz@10kHz。不能滿足低相噪要求。

同時，實現1Hz步進，需要使用內部帶有小數分頻的鎖相環芯片。現有技術中鎖相電路不能夠實現這一功能。

實用新型內容

本實用新型要解決的技術問題是提供一種低相噪、小步進的頻率合成器。

本實用新型所采取的技術方案是：

一種低相噪小步進本振模塊，由單片機、參考時鐘電路、倍頻濾波電路、混頻鎖相電路和放大輸出電路組成；所述參考時鐘電路的輸入端接所述單片機的輸出端，其相應輸出端分別接所述倍頻濾波電路和混頻鎖相電路的相應輸入端；所述混頻鎖相電路的相應輸入端接所述倍頻濾波電路的輸出端，其輸出端接所述放大輸出電路的輸入端；所述放大輸出電路的輸出端作為所述低相噪小步進本振模塊的輸出端。

所述參考時鐘電路由晶體振蕩器、第一功分器、第一放大器、DDS、第一濾波器組成；所述第一功分器的輸入端接所述晶體振蕩器器的輸出端，其相應輸出端分別接所述第一放大器和DDS的相應輸入端；所述DDS的相應輸入端接所述單片機的相應輸出端，其輸出端接所述第一濾波器的輸入端；所述第一濾波器的輸出端接所述混頻鎖相電路；所述第一放大器的輸出端接所述倍頻濾波電路的輸入端。

所述倍頻濾波電路由依次級聯的五倍倍頻器、第二濾波器、第二放大器、諧波發生器和第三濾波器組成；所述五倍倍頻器的輸入端接所述參考時鐘電路的相應輸出端；所述第三濾波器的輸出端接所述混頻鎖相電路的輸入端。

所述混頻鎖相電路由鎖相環芯片、環路濾波器、壓控振蕩器、第三放大器、第二功分器、乘法器、第四濾波器、第三放大器和第四放大器組成；所述鎖相環芯片的相應輸入端分別接所述參考時鐘電路和所述第四放大器的輸出端，其輸出端接所述環路濾波器的輸入端；所述環路濾波器的輸出端接所述壓控振蕩器的輸入端；所述壓控振蕩器的輸出端接所述第三放大器的輸入端；所述第二功分器的輸入端接所述第三放大器的輸出端，其相應輸出端分別接所述乘法器和放大輸出電路的相應輸入端；所述乘法器的相應輸入端接所述倍頻濾波電路的輸出端，其輸出端接所述第四濾波器的輸入端；所述第四濾波器的輸出端接第三放大器的輸入端；所述第三放大器的輸出端接所述第四放大器的輸入端。

?所述放大輸出電路由依次級聯的第五濾波器、第五放大器和第一隔離器組成；所述第五濾波器的輸入端接所述混頻鎖相電路的輸出端；所述第一隔離器的輸出端作為所述低相噪小步進本振模塊的輸出端。

采用上述技術方案所產生的有益效果在于：

1、本實用新型通過直接鎖相獲得低相噪、赫茲級步進的頻率合成器。

2、本實用新型實現電路簡單。可在X、KU波段廣泛使用。

附圖說明

下面結合附圖和具體實施方式對本實用新型作進一步詳細的說明。

圖1是本實用新型的原理框圖；

圖2是本實用新型參考時鐘電路的原理框圖；

圖3是本實用新型倍頻濾波電路的原理框圖；

圖4是本實用新型混頻鎖相電路的原理框圖；

圖5是本實用新型放大輸出電路的原理框圖；

圖6是本實施例參考時鐘電路和單片機的電路原理圖；

圖7是本實施例倍頻濾波電路的電路原理圖；

圖8是本實施例混頻鎖相電路的電路原理圖；

圖9是本實施例放大輸出電路的電路原理圖。

具體實施方式

如圖1所示，一種低相噪小步進本振模塊，由單片機、參考時鐘電路、倍頻濾波電路、混頻鎖相電路和放大輸出電路組成；所述參考時鐘電路的輸入端接所述單片機的輸出端，其相應輸出端分別接所述倍頻濾波電路和混頻鎖相電路的相應輸入端；所述混頻鎖相電路的相應輸入端接所述倍頻濾波電路的輸出端，其輸出端接所述放大輸出電路的輸入端；所述放大輸出電路的輸出端作為所述低相噪小步進本振模塊的輸出端。