[實用新型]FPGA測試驗證平臺

有效

• 申請?zhí)枺?/td>: 201420581377.6
• 申請日: 2014-10-09
• 公開（公告）號: CN204087575U
• 公開（公告）日: 2015-01-07
• 發(fā)明（設計）人: 張家波;鄧炳光;馮長春;李波
• 申請（專利權）人: 重慶郵電大學
• 主分類號: G09B19/00
• 分類號: G09B19/00;G06F11/22
• 代理公司: 重慶華科專利事務所 50123
• 代理人: 康海燕

技術領域

本實用新型涉及電子技術，具體是一種FPGA測試驗證平臺。

背景技術

可編程邏輯器件PLD(即Programmable?Logic?Device)作為一種通用集成電路，其邏輯功能按照用戶對器件編程來確定。近年來，隨著可編程邏輯技術的迅速發(fā)展，可編程邏輯技術已成為電子技術、自動化技術、檢測技術、計算機技術和通信技術中的一個重要開發(fā)工具。同時，市場對可編程邏輯器件開發(fā)人員的需求越來越迫切，對可編程邏輯器件的教學和實踐提出了更高的要求。為了更好的滿足高校及科研單位的使用，可編程邏輯器件實驗教學電路板應運而生。

然而，該種電路板基本上是將各電路模塊和元件固定在電路板上，實驗電路模塊固定，一個實驗板對應一種教學實驗；將程序編譯生成的目標文件直接燒到可編程邏輯器件中去，然后再將可編程邏輯器件安裝到實驗板上，實驗完畢再拔插到另一實驗的實驗板上。這種方式雖然成本較低，但芯片等器件的反復拔插較為麻煩，且容易損傷引腳。

實用新型內容

本實用新型的目的在于提供一種FPGA測試驗證平臺，其能夠解決現有實驗板實驗模塊固定，芯片拔插麻煩、易損壞的問題。

本實用新型的技術方案如下：一種FPGA測試驗證平臺，包括可編程邏輯芯片和實驗模塊，所述可編程邏輯芯片設置有JTAG接口，可編程邏輯芯片連接有供電電路和時鐘信號發(fā)生及選擇電路，所述可編程邏輯芯片的型號為EPM7128SLC84-15N，芯片EPM7128SLC84-15N的IO端口與實驗模塊之間通過排針選擇性連接。

進一步，所述實驗模塊包括獨立按鍵電路、一位數碼管顯示電路、發(fā)光二極管顯示電路、8×8點陣顯示電路和數碼管組顯示電路；所述一位數碼管顯示電路和發(fā)光二極管顯示電路與芯片EPM7128SLC84-15N之間還設置有第一接口排針組，所述8×8點陣顯示電路和數碼管組顯示電路與芯片EPM7128SLC84-15N之間還設置有第二接口排針組；所述供電電路與一位數碼管顯示電路、發(fā)光二極管顯示電路、8×8點陣顯示電路和數碼管組顯示電路之間設置有電源控制電路。

進一步，所述一位數碼管顯示電路、發(fā)光二極管顯示電路、8×8點陣顯示電路和數碼管組顯示電路均包括型號為74373的鎖存器，所述電源控制電路包括一四路鎖定開關，所述四路鎖定開關的四個輸入端與供電電路的輸出端連接，且四個輸出端分別通過電阻與一位數碼管顯示電路、發(fā)光二極管顯示電路、8×8點陣顯示電路和數碼管組顯示電路的鎖存器的鎖存使能端連接。

進一步，所述供電電路包括穩(wěn)壓源供電電路、適配器供電電路和USB供電電路。

本方案的主控芯片與各實驗模塊間采用排針靈活插拔，損壞的情況下不需要焊接電路即可快速更換。本平臺通過顯示接口電路能夠選擇性實施五人表決實驗、余3碼變換電路實驗、四位全加器實驗、BCD碼-七段顯示譯碼器實驗、數據選擇器綜合應用實驗(血型匹配測試電路)、計數時鐘綜合實驗、步長可變的加減計數器實驗和簡易交通燈控制器等基礎教學實驗。同時通過電源控制電路控制線路，僅連通需要運行的實驗模塊的顯示部分，防止其余實驗模塊造成干擾，同時降低整個實驗板的功耗。并根據不同需求，選擇三種供電方式為系統供電。通過在本平臺中進行驗證和演示實驗，使操作者盡快掌握控制及實現原理。

附圖說明

圖1為本實用新型的系統結構圖；

圖2為本實用新型的可編程邏輯芯片的電路連接圖；

圖3為本實用新型的獨立按鍵電路的結構圖；

圖4為本實用新型的電源控制電路的結構圖；

圖5為本實用新型的供電電路的一種具體實施電路。

具體實施方式

下面結合附圖和實施例對本實用新型作進一步的描述。

一種FPGA測試驗證平臺，包括可編程邏輯芯片1和實驗模塊，所述可編程邏輯芯片1設置有用于編程下載的JTAG接口5，供電電路2為可編程邏輯芯片1和實驗模塊供電，時鐘信號發(fā)生及選擇電路3為可編程邏輯芯片1提供時鐘信號。所述可編程邏輯芯片1選擇系統內可編程的MAX7000S系列芯片，具體型號為EPM7128SLC84-15N，芯片EPM7128SLC84-15N的I/O端口與實驗模塊之間通過排針選擇性連通實驗模塊中的相應實驗電路。如圖2所示，芯片EPM7128SLC84-15N通過YJ1、YJ2、YJ3、YJ4四個排針將端子引出，即為芯片EPM7128SLC84-15N的引出排針，該四個排針選用20P的規(guī)格，其各個端子對應芯片的IO端口編號。