[實用新型]一種PTP網絡精密時間同步終端裝置有效
| 申請號: | 201420579542.4 | 申請日: | 2014-10-09 |
| 公開(公告)號: | CN204258824U | 公開(公告)日: | 2015-04-08 |
| 發明(設計)人: | 王康;胡永輝;武建鋒;閆溫合 | 申請(專利權)人: | 中國科學院國家授時中心 |
| 主分類號: | H04L7/00 | 分類號: | H04L7/00 |
| 代理公司: | 西北工業大學專利中心 61204 | 代理人: | 顧潮琪 |
| 地址: | 710600 陜*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 ptp 網絡 精密 時間 同步 終端 裝置 | ||
技術領域
本發明屬于網絡通信技術領域,具體涉及到PTP網絡精密時間同步終端的實現裝置。
背景技術
隨著網絡技術特別是以太網絡技術的不斷進步升級,網絡與人類的生產生活已密不可分。而網絡時間同步是保證網絡正常運行的重要因素。
傳統的NTP網絡時間同步協議同步精度在毫秒量級,已不能滿足特定網絡與特定場合的網絡時間同步精度要求。
IEEE1588標準,全稱為網絡測量與控制系統的精密時間同步標準,簡稱精密時間協議PTP,其基本思路是構造主從時鐘模式進行網絡精密時間的逐層同步。
PTP可以使用硬件輔助模式進行精密時間戳的獲取來去除軟件處理的不確定性的影響,進而提高同步精度。
目前國內外眾多廠商都針對PTP技術開發PTP主從時鐘設備,但是結構復雜,研發成本大,短時期內不能普及應用。
發明內容
為了克服現有技術的不足,本發明提供一種設計合理、結構簡單、功耗低、體積小、成本低的PTP網絡精密時間同步終端裝置。
本發明解決其技術問題所采用的技術方案是:包括接口電路、微處理器、網絡物理層電路和網絡接口電路;微處理器分別與接口電路、網絡物理層電路相連接,網絡物理層電路還連接網絡接口電路;接口電路為微處理器提供電源控制、燒寫升級、串口數據通信接口和網絡時間同步接口;微處理器通過與網絡物理層電路配合,進行PTP精密時間同步協議報文的解析與打包、本地時鐘的保持以及時間戳的產生;網絡接口電路用于進行以太網絡的報文通信。
所述微處理器的型號為LPC1758FBD80。
所述網絡物理層電路的型號為DP83640。
本發明的有益效果是:采用接口電路、微處理器、網絡物理層電路與網絡接口電路相聯接構成。接口電路為微處理器提供電源控制、燒寫升級、串口數據通信接口,并且作為網絡時間同步接口,接口電路提供了外部10MHz頻率源、外部PPS秒脈沖與時碼輸入接口及本地PPS秒脈沖與時碼輸出接口。網絡接口電路用于進行以太網絡的報文通信。微處理器通過與網絡物理層電路配合,進行PTP精密時間同步協議報文的解析與打包、本地時鐘的保持以及時間戳的產生。該裝置實現了PTP網絡精密時間同步的主時鐘以及從時鐘兩種終端模式。
附圖說明
圖1是本發明的電氣原理方框圖。
圖2是本發明的電子線路原理圖。
具體實施方式
下面結合附圖和實施例對本發明進一步說明,本發明包括但不僅限于下述實施例。
本發明包括:對整機進行控制的微處理器;接口電路,該電路與微處理器相連接;網絡物理層電路,該電路分別與微處理器和網絡接口電路相連接;網絡接口電路,該電路與網絡物理層電路相連接。
本發明的微處理器的型號為LPC1758FBD80。
本發明的網絡物理層芯片的型號為DP83640。
圖1是本發明的電氣原理方框圖,參見圖1。在圖1中,本發明由接口電路、微處理器、網絡物理層電路、網絡接口電路連接構成。微處理器分別與接口電路、網絡物理層電路相連接。網絡物理層電路分別與網絡接口電路與微處理器相連接。微處理器通過與網絡物理層電路配合,進行PTP精密時間同步協議報文的解析與打包、本地時鐘的保持以及時間戳的產生。
在圖2中,本實施例的接口電路由插座J1、集成電路U3、電阻R1、電阻R4、電容C1連接構成,集成電路U3的型號為ICS502MI,封裝為SOIC8。3.3伏供電電壓VDD由插座J1的10腳輸入,電源地VSS由插座J1的9腳輸入。插座J1的3、4、5、6、7腳接微處理器。插座J1的1、2、7腳接網絡物理層電路。集成電路U3的1腳接插座J1的8腳。集成電路U3的5腳接網絡物理層電路。插座J1的8腳通過電阻R4接網絡物理層電路。集成電路U3的2、6、7腳接電源VDD,3腳接地VSS。插座J1的7腳通過電阻R1接電源VDD,通過電容C1接地VSS。
本實施例的微處理器由集成電路U1構成,集成電路U1的型號為LPC1758FBD80,封裝為LQFP80。集成電路U1的14腳接插座J1的7腳、41腳接插座J1的6腳、60腳接插座J1的5腳、79腳接插座J1的3腳、80腳接插座J1的4腳。集成電路U1的49、50、69、70、71、72、73、74、75、76腳接網絡物理層電路。集成電路U1的8、10、16、21、34、42、56、67、77腳接電源VDD,集成電路U1的9、12、24、33、43、57、66、78腳接地VSS。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院國家授時中心,未經中國科學院國家授時中心許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201420579542.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種無線路由器保護殼體
- 下一篇:空閑光纖檢測系統





