[實用新型]一種延遲時間穩定的時鐘樹驅動電路有效

申請號：	201420575679.2	申請日：	2014-09-30
公開（公告）號：	CN204119201U	公開（公告）日：	2015-01-21
發明（設計）人：	賈雪絨	申請（專利權）人：	山東華芯半導體有限公司
主分類號：	H03K19/003	分類號：	H03K19/003;G11C11/4096
代理公司：	西安智邦專利商標代理有限公司 61211	代理人：	張倩
地址：	250101 山東省濟南市高***	國省代碼：	山東;37
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種延遲時間穩定時鐘驅動電路
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【權利要求書】：

1.一種延遲時間穩定的時鐘樹驅動電路，包括依次連接的一級時鐘選擇電路、驅動電路、二級時鐘選擇電路以及時鐘沿對準電路，其特征在于：

所述一級時鐘選擇電路上還連接有NMOS管和PMOS管，NMOS管和PMOS管的漏端均與一級時鐘選擇電路連接；

所述驅動電路上連接有NMOS管和PMOS管，NMOS管和PMOS管的漏端均與驅動電路連接；

所述二級時鐘選擇電路上連接NMOS管和PMOS管，NMOS管和PMOS管的漏端均與二級時鐘選擇電路連接；

向所有NMOS管的柵端輸入同一個電壓，向所有PMOS管的柵端輸入另一個相同電壓，所有NMOS管的源端均接地，所有PMOS管的源端均接供電電壓。

2.根據權利要求1所述的延遲時間穩定的時鐘樹驅動電路，其特征在于：還包括電流鏡像電路，所述電流鏡像電路的輸入端為一個與溫度電壓無關的參考電流Iref，所述電流鏡像電路輸出電壓vbiasn和電壓vbiasp，所述電壓vbiasn連接到所有NMOS管的柵端，所述電壓vbiasp連接到所有PMOS管的柵端。

3.根據權利要求1或2所述的延遲時間穩定的時鐘樹驅動電路，其特征在于：所述電流鏡像電路的輸入端為DRAM芯片產生的與溫度電壓無關的參考電流Iref。

下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。

免登錄下載普通用戶下載升級VIP會員，免費下載

該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于山東華芯半導體有限公司，未經山東華芯半導體有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】

本文鏈接：http://www.szxzyx.cn/pat/books/201420575679.2/1.html，轉載請聲明來源鉆瓜專利網。