[實用新型]延遲鎖相環和占空比矯正電路

有效

• 申請號: 201420570317.4
• 申請日: 2014-09-29
• 公開（公告）號: CN204190747U
• 公開（公告）日: 2015-03-04
• 發明（設計）人: 亞歷山大
• 申請（專利權）人: 山東華芯半導體有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 張倩

技術領域

本實用新型涉及延遲鎖相環和占空比矯正電路。

背景技術

延遲鎖相環(DLL)和占空比矯正電路(DCC)廣泛用于微處理器、存儲器接口、芯片之間的接口和大規模集成電路的時鐘分布網絡。延遲鎖相環DLL用于時鐘同步來解決時鐘的偏斜問題，使得芯片內部或芯片之間的時鐘延遲有足夠的余量，從而提高系統的時序功能。占空比矯正電路DCC用于調整時鐘的占空比(通常為50％)，使時鐘的上升沿和下降沿都可用于采樣數據，從而提高信號的傳輸速率。DLL和DCC經常會在各種應用系統中配合使用。

DLL電路工作原理：DLL由DLL延遲鏈、DLL鑒相器、DCC控制器和DLL反饋電路組成。

DLL的輸入時鐘經過延時鏈后產生DLL輸出時鐘，DLL輸出時鐘經過DLL反饋延時后產生反饋時鐘，反饋時鐘與輸入時鐘均輸入至DLL鑒相器。DLL鑒相器對輸入時鐘和反饋時鐘進行抽樣、比較，并將比較結果輸出給DLL控制器。DLL控制器根據比較結果調整可變延時鏈的延時，實現反饋時鐘與輸入時鐘的相位對齊，從而實現與輸入時鐘具有特定延時要求的輸出時鐘。

DCC電路工作原理：DCC電路由兩個相同的延遲鏈(DCC延遲鏈1和DCC延遲鏈2)、DCC鑒相器、DCC控制器和上升沿觸發電路組成。

DCC輸入時鐘通過兩個相同的延遲鏈得到時鐘360。DCC輸入時鐘和時鐘360輸入到DCC鑒相器，受DCC鑒相器輸出和DCC控制器的控制，DCC延遲鏈1和DCC延遲鏈2會自動調整延遲時間，最終穩定到時鐘360上升沿和輸入時鐘的下個周期上升沿對齊。達到穩態之后，由于輸入時鐘的上升沿和時鐘360的上升沿相差一個周期(t_clk)，故可知DCC延遲鏈1的輸出時鐘(時鐘180)的上升沿必然和輸入時鐘的上升沿相差半個周期。這樣，DCC輸入時鐘和時鐘180經過上升沿觸發電路后，便可得到一個占空比50％的輸出時鐘信號。

傳統的DLL和DCC電路通常有以下兩種結構，第一種結構為輸入時鐘首先輸入DLL，DLL輸出時鐘作為DCC輸入時鐘，DCC輸出時鐘作為最終輸出時鐘，如圖1所示。工作原理：輸入時鐘首先經過DLL電路進行時鐘同步，然后通過DCC電路完成占空比矯正，輸出50％占空比的同步時鐘。

存在缺點：在此結構中，DLL和DCC的輸出時鐘占空比為50％。但由于在高頻時候，輸入時鐘需要經過較長的DLL延時鏈和DLL反饋電路，時鐘會在此段路徑中出現占空比失真甚至丟失現象，所以此結構對整個DLL和DCC的輸入時鐘的占空比要求較為嚴格，即電路受輸入時鐘最小脈沖的限制較大。

第二種結構為輸入時鐘首先輸入DCC，DCC輸出時鐘作為DLL輸入時鐘，DLL輸出時鐘作為最終輸出時鐘，具體如圖2所示。

工作原理：輸入時鐘首先通過DCC電路完成時鐘占空比矯正，再經過DLL電路進行時鐘同步，輸出50％占空比的同步時鐘。

存在的缺點：在此結構中，由于輸入時鐘首先經過了占空比矯正，故當時鐘傳入至DLL電路時不再受輸入時鐘占空比的限制。但由于后面DLL電路的延遲鏈對時鐘的傳輸會產生占空比失真，故整個DLL&DCC電路的輸出時鐘不再能保證為理想的50％占空比。

可見，傳統的DLL和DCC電路由于結構的影響，存在兩個問題，受輸入最小脈沖的限制，或輸出占空比不能精確到50％。本實用新型提出了一種新的DLL和DCC電路結構，在傳統電路的結構的基礎上進行了改進，使電路可以很好的同時克服上面的兩個問題。

發明內容

為了解決現有的DLL和DCC電路存在受輸入最小脈沖的限制，或輸出占空比不能精確到50％的技術問題，本實用新型提供一種延遲鎖相環和占空比矯正電路。

本實用新型的技術解決方案為：

延遲鎖相環和占空比矯正電路，其特殊之處在于：包括第一占空比矯正電路DCC1、延遲鎖相環DLL、第二占空比矯正電路DCC2以及反相器；

所述第一占空比矯正電路DCC1包括第一DCC延遲鏈和第一上升沿觸發器，所述第一DCC延遲鏈的輸出端與第一上升沿觸發器的輸入端連接，DCC輸入信號同時輸入給DCC延遲鏈和第一上升沿觸發器；

所述延遲鎖相環DLL包括DLL延遲鏈、DLL鑒相器、DLL控制器以及DLL反饋電路，所述DLL延遲鏈的輸出端與DLL反饋電路的輸入端連接，所述DLL反饋電路的輸出端與DLL鑒相器的輸入端連接，所述DLL鑒相器的輸出端與DLL控制器連接，所述DLL控制器的輸出端控制DLL延遲鏈，所述第一上升沿觸發器的輸出端與DLL延遲鏈的輸入端以及DLL鑒相器的輸入端均連接；