[實用新型]一種基于復制邏輯的憶阻邏輯電路二叉樹扇出系統

有效

• 申請號: 201420555645.7
• 申請日: 2014-09-25
• 公開（公告）號: CN204244220U
• 公開（公告）日: 2015-04-01
• 發明（設計）人: 謝東福;張黎莎
• 申請（專利權）人: 嘉興學院;謝東福
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及憶阻邏輯電路，具體涉及一種可以用流水方式工作的憶阻邏輯電路扇出系統。

背景技術

2008年，第一個記憶電阻(憶阻)在惠普實驗室被尋獲；此后又出現了許多憶阻器件，例如：密歇根大學Jo等人的Ag/a-Si/p-Si憶阻；NIST的Al/TiO2/Al柔性憶阻；清華大學的Cao等人基于Ag/ZnO:Mn/Pt的阻變雙穩態現象制造的憶阻。

憶阻是一種邏輯計算和存儲機理迥異于CMOS(Complementary?Metal-Oxide-Semiconductor)的納米級器件，由惠普實驗室于2008年在《nature》撰文宣布尋獲。國家自然科學基金委于2012年出版的《未來十年中國學科發展戰略·信息科學》中指出：憶阻將使計算機、高密度存儲和現場可編程門陣列等領域產生重大變革。由于具有全新的邏輯計算和存儲機理，針對憶阻的研究未來必將突破器件概念和理論范疇，產生全新的功能電路(即基于憶阻的功能電路，簡稱憶阻電路)。

由于憶阻器件具有迥異于CMOS器件的工作機理，導致現有用于設計CMOS電路的設計方法未必適用與憶阻電路；因此如何充分發揮憶阻器件優勢，設計邏輯電路是業界研究的熱點。基于憶阻構建邏輯電路的可行性由惠普實驗室于2010年在《nature》撰文證明可行。這是由于惠普實驗室在該文中基于憶阻設計了一個NAND門，而通過NAND門可以實現任何邏輯電路；此后：2011年，Shin等人提出基于憶阻的NOR門；2012年，國防科學技術大學張娜等人提出基于憶阻的AND門；2012年，西南大學段書凱等人提出基于憶阻的二值存儲電路；2013年,Shin等人提出基于憶阻的信號乘電路；2013年，國防科學技術大學zhu等人提出基于憶阻的內存復制電路。

憶阻邏輯電路必然涉及扇出，而且一個具有實用價值的扇出必須能以流水方式工作。然而，目前尚未有研究關注這兩點。據此，本實用新型以復制邏輯為基礎提出一種流水工作的扇出憶阻邏輯電路。

發明內容

令系統時鐘為clk0，有周期T＝1/clk0，本實用新型具有以下功能：

(1)將一個憶阻器件的狀態扇出到多個憶阻器件上；

(2)憶阻邏輯電路中的每個憶阻器件均能以4T為周期流水工作。

以上功能具體實現為：

一種基于復制邏輯的憶阻邏輯電路二叉樹扇出系統，其特征在于它由多個復制邏輯二叉樹扇出模塊級聯構成；除第一級外，復制邏輯二叉樹扇出模塊的輸入in1連接前一級復制邏輯二叉樹扇出模塊的輸出out1或out2；第一級復制邏輯二叉樹扇出模塊的輸入in1連接需要扇出的憶阻器件或模塊。

復制邏輯二叉樹扇出模塊特征在于它由第一CMOS(Complementary?Metal-Oxide-Semiconductor)開關(1)，第一憶阻(2)，第二CMOS開關(3)，第三CMOS開關(4)，第一電阻(5)，第一地端(6)，第二電阻(7)，第二憶阻(8)和第四CMOS開關(9)組成；第一CMOS開關(1)的輸入端和第三CMOS開關(4)的輸入端相連，作為復制邏輯二叉樹扇出模塊輸入in1；第一CMOS開關(1)的控制端和第三CMOS開關(4)的控制端相連，作為復制邏輯二叉樹扇出模塊輸入in2；第一憶阻(2)的負極和第二憶阻(8)的負極相連，作為復制邏輯二叉樹扇出模塊輸入in3；第二CMOS開關(3)的控制端和第四CMOS開關(9)的控制端相連，作為復制邏輯二叉樹扇出模塊輸入in4；第一電阻(5)的輸出端和第二電阻(7)的輸出端接到第一地端(6)；第一CMOS開關(1)的輸出端、第二CMOS開關(3)的輸入端、第一憶阻(2)的正極和第一電阻(5)的輸入端相連；第三CMOS開關(4)的輸出端、第四CMOS開關(9)的輸入端、第二憶阻(8)的正極和第二電阻(7)的輸入端相連；第二CMOS開關(3)的輸出端作為復制邏輯二叉樹扇出模塊輸出out1；第四CMOS開關(9)的輸出端作為復制邏輯二叉樹扇出模塊輸出out2。