[實用新型]集成CRC校驗電路的偽隨機數發生器

有效

• 申請號: 201420550401.X
• 申請日: 2014-09-23
• 公開（公告）號: CN204347817U
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 曹富強
• 申請（專利權）人: 無錫華大國奇科技有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 杭州裕陽專利事務所(普通合伙) 33221
• 代理人: 應圣義

技術領域

本實用新型涉及一種偽隨機數發生器，尤其涉及一種集成CRC校驗電路的偽隨機數發生器。

背景技術

CRC驗證碼即循環冗余校驗碼，廣泛存在于數據通信領域，其作用是用于校驗數據。CRC驗證碼產生的本質是模2的多項式除法，生成的校驗碼為除法的余數。其校驗碼的產生可以用數據不斷的對一個生成多項式進行減法和移位。在實際應用中，對于生成多項式的選取有多種選擇方式。具體選用何種多項式，取決于協議的規定。比如，在USB3.0通信協議中，就存在著3種CRC校驗碼，用于包頭中的CRC-16，用于鏈路控制字的CRC-5，以及用于數據部分的CRC-32，該多項式分別為100Bh、00101b和04C11DB7h。比如00101b，分別代表多項式從高到低各位的系數，對應的多項式為x⁵+x²+1。

模2的減法即為異或操作，這樣可以很方便的用電路實現。在實際應用中，有串行或者并行的實現方式。串行方式每次處理數據的一個比特，通常使用線性反饋移位寄存器(Linear?Feedback?Shift?Registers,LFSR)。USB3.0中的CRC-5移位寄存器電路如圖1所示，圖1是CRC-5移位寄存器的電路結構示意圖。USB?3.0協議規定了CRC的生成規則，校驗計算開始時寄存器初始值被設為全1，數據從低位開始計算，并將結果取反后倒置高低位，從而得到最終校驗碼。

用于產生偽隨機數的偽隨機數發生器通常采用LFSR來產生具有長周期的隨機數。該LFSR包括多個串聯寄存器和一個異或邏輯電路，其中，預定寄存器的輸出數據通過該異或邏輯電路被反饋到第一個寄存器。由于在反饋路徑中提供異或邏輯電路，從而使得線性反饋移位寄存器產生具有較長周期的隨機數。

在使用偽隨機數產生密碼的加密電路等中，如果顯示偽隨機數序列或偽隨機邏輯，則可以從一個所獲得的密文還原一個原始的明文，從而使得有效地產生不可預測的隨機數序列非常重要。

由此可知，現有技術中的偽隨機數發生器并不能提供相對可靠的偽隨機數，從而不利于偽隨機數發生器的電路開發等。

實用新型內容

針對上述存在的問題，本實用新型提供一種集成CRC校驗電路的偽隨機數發生器，以克服現有技術中的偽隨機數發生器不能提供相對較為可靠的偽隨機數的問題，從而既提供了較為可靠的偽隨機數，為偽隨機數發生器的電路開發提供了基礎，又保證了CRC驗證的正常執行，同時，采用硬件資源少，在最小成本的基礎上，做到了功能最大化，提高了產品效益。

為了實現上述目的，本實用新型采取的技術方案為：

一種集成CRC校驗電路的偽隨機數發生器，其中，包括：

輸入模塊，其配置為輸入待校驗數據；

CRC校驗電路，其連接到所述輸入模塊并配置為校驗所述待校驗數據；

干擾模塊，其配置為輸入干擾數據；

映射電路，其連接到所述干擾模塊和所述CRC校驗電路，并配置為映射所述CRC校驗電路的狀態而后與所述干擾數據進行異或邏輯運算；

狀態暫存模塊，其連接到所述映射電路和所述CRC校驗電路，并配置為獲取所述異或邏輯運算結果后載入所述CRC校驗電路；

抽樣電路，其連接到所述映射電路并配置為抽取所述異或邏輯運算結果后輸出。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述CRC校驗電路為線性反饋移位寄存器。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述線性反饋移位寄?存器包括多個寄存器和多個邏輯運算門。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述邏輯運算門為異或邏輯門。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述映射電路由一個或多個異或邏輯門組成。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述狀態暫存模塊由多個寄存器組成。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述抽樣電路為一個寄存器。

上述的集成CRC校驗電路的偽隨機數發生器，其中，所述映射電路的時鐘頻率為所述抽樣電路的時鐘頻率的r倍，且r＞1。

上述技術方案具有如下優點或者有益效果：