[實用新型]一種用于分布式智能測試平臺的同步標準源

有效

• 申請?zhí)枺?/td>: 201420543229.5
• 申請日: 2015-01-19
• 公開（公告）號: CN204330836U
• 公開（公告）日: 2015-05-13
• 發(fā)明（設(shè)計）人: 王冠南;熊華強;王治;崔斌;張妍;萬勇;桂小智
• 申請（專利權(quán)）人: 國家電網(wǎng)公司;國網(wǎng)江西省電力科學(xué)研究院
• 主分類號: G01R1/28
• 分類號: G01R1/28
• 代理公司: 南昌市平凡知識產(chǎn)權(quán)代理事務(wù)所 36122
• 代理人: 姚伯川

技術(shù)領(lǐng)域

本實用新型涉及一種用于分布式智能測試平臺的同步標準源，屬電力系統(tǒng)智能變電站測試技術(shù)領(lǐng)域。

背景技術(shù)

隨著智能電網(wǎng)推廣建設(shè)，電子式互感器、合并單元、網(wǎng)絡(luò)交換機等新型設(shè)備被引入變電站。智能變電站整個一次、二次系統(tǒng)的實現(xiàn)方式和應(yīng)用方式也發(fā)生了較大的變化。傳統(tǒng)以電纜為媒介傳輸電氣信號的方式，被光纖數(shù)字化方式所取代。信息也不再是單一的點對點通信方式，可通過構(gòu)建新型的通信網(wǎng)絡(luò)加以傳播。同時，智能變電站中單個設(shè)備與其他設(shè)備之間的關(guān)聯(lián)性也更加緊密，部分新型保護裝置需要依據(jù)多設(shè)備的輸出信息進行判斷。這些復(fù)雜的信息組織關(guān)系如何檢驗，是智能變電站投運前的檢測工作必須解決的問題。

過去，智能變電站二次系統(tǒng)的測試方法主要針對單體設(shè)備的功能檢驗問題，未能將合并單元、網(wǎng)絡(luò)交換機等智能組件的采樣同步性及延時納入被檢范圍，從而失去了校驗保護裝置的整體一致性以及信息的組織、分配關(guān)系功能。目前運行的智能變電站，也往往通過裝置自身的同步性能調(diào)整輸入、輸出，只能說明設(shè)備在被檢時刻的準確度，不具備長期判斷能力。因此為了保證過程中的采樣同步以及被檢設(shè)備在出現(xiàn)任何問題時做到實時掌控和決策，通過建立基于GPS時鐘系統(tǒng)的在線標準源控制輸出，以滿足到對二次系統(tǒng)整體試驗的目的。將過去的調(diào)試方法逐漸從異步試驗轉(zhuǎn)變成整體同步試驗，這是調(diào)試二次系統(tǒng)的一個發(fā)展趨勢。

發(fā)明內(nèi)容

本實用新型的目的是，針對目前變電站分布式智能測試系統(tǒng)中存在的問題，提供一種用于分布式智能測試平臺的同步標準源。它能夠負責變電站分布式智能測試平臺主機的時鐘信號接收和解析計算，并通過光纖網(wǎng)絡(luò)和被測子機進行實時同步輸出以開展各種測試，同步標準源為測試平臺提供數(shù)據(jù)交互傳輸媒介，滿足現(xiàn)場測試對系統(tǒng)注入數(shù)據(jù)的時鐘同步和精度的嚴格要求。

實現(xiàn)本實用新型的技術(shù)方案是，建立一種用于分布式智能測試平臺的同步標準源，該同步標準源包含CPU模塊、時鐘調(diào)度模塊、GPS對時模塊、PLL同步模塊、主控單元以及12路標準源輸出，所述CPU模塊、GPS對時模塊、PLL同步模塊及主控單元分別與時鐘調(diào)度模塊互聯(lián)，GPS對時模塊與PLL同步模塊互聯(lián)，主控單元采用FPGA+DSP模式，12路標準源輸出直接與主控單元相聯(lián)。

本實用新型同步標準源的CPU模塊負責指令派遣和可視化圖形界面處理，選用AMD80188ER系列CPU模塊，內(nèi)置512K字節(jié)的SRAM512K?A盤、256字節(jié)的片內(nèi)存儲器，具有2個三線制RS232總線通訊接口、1個九線制RS232總線通訊接口、雙16位數(shù)據(jù)指針的可多次編程快速微處理器。

本實用新型同步標準源的時鐘調(diào)度模塊負責時鐘信號對比解析和為傳輸網(wǎng)絡(luò)提供TCP/IP協(xié)議層中的物理層，采用CycloneII系列EP2C20Q240I8處理器，支持在線JTAG調(diào)試口和2個RS232擴展口，配置PHY芯片DM9161協(xié)議物理層。

本實用新型同步標準源的GPS對時模塊負責接收GPS信號并解析出PPS秒脈沖，同時支持IRIG-B碼時鐘同步和網(wǎng)絡(luò)對時，提供2路RS232、RS485串口輸出，4路1PPS信號。

本實用新型同步標準源的PLL同步模塊負責外部時鐘信號倍頻處理，并將倍頻處理后的信號送給其他模塊使用，采用ALtera的ALTPLL_RECONFIG系列宏模塊，內(nèi)部提供頻率自適應(yīng)可重配置軟核。

本實用新型同步標準源的主控單元采用FPGA+DSP模式，F(xiàn)PGA模塊負責從時鐘對時和數(shù)據(jù)交互，DSP模塊負責計算和誤差修正，采用8MB的SDRAM增強型儲存控制器，提供多功能PCI?Express?Gen2并支持2400MIPS。

本實用新型同步標準源的12路標準源輸出是模擬4路電壓和8路電流的標準源輸出，最高電壓125V，最大電流40A，內(nèi)置3路小信號弱模信號輸出。

本實用新型一種用于分布式智能測試平臺的同步標準源的工作原理是：

開啟工作電源后，CPU模塊先通過GPS對時模塊與同步時鐘信號建立連接，同時開啟PLL倍頻調(diào)試模式，并與子機主控單元建立連接以完成FPGA模塊的初始化控制；由PLL模塊完成GPS模塊信號的倍頻處理，輸出同步信號至?xí)r鐘調(diào)度模塊，由時鐘調(diào)度模塊完成解析產(chǎn)生同步報文；CPU模塊發(fā)送的故障狀態(tài)指令連同時間戳送至主控單元；主控單元內(nèi)DSP模塊按照故障狀態(tài)指令要求自動校準輸出零漂和幅值，并由FPGA模塊調(diào)制12路標準源輸出所需的信號。