[實用新型]一種提高單位面積電流密度的VDMOS器件結構

有效

• 申請號: 201420532621.X
• 申請日: 2014-09-16
• 公開（公告）號: CN204130546U
• 公開（公告）日: 2015-01-28
• 發明（設計）人: 劉文輝
• 申請（專利權）人: 西安衛光科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L29/417
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 蔡和平

技術領域

本實用新型涉及一種VDMOS器件結構，具體涉及一種提高單位面積電流密度的VDMOS器件結構。

背景技術

目前VDMOS大都采用多晶硅自對準工藝進行制造，源極進行注入后淀積TEOS，開孔后引出源電極。源極的鋁電極覆蓋在源極接觸孔上，由于層間隔離介質有1um厚，為了源電極的良好接觸需要2um的源極N型摻雜區作為源電極的接觸，因而無法提高單位面積電流密度，導致芯片的面積無法縮小，無法進一步減小封裝體積，影響到產品的應用及成本。

實用新型內容

本實用新型的目的在與針對上述現有技術中的缺陷，提供一種封裝體積小，能夠提高單位面積電流密度的VDMOS器件結構。

為了實現上述目的，本實用新型采用的技術方案為：包括N+型襯底，位于N+型襯底上的N型外延層，以及位于N型外延層上的元胞；N型外延層的表面上包括柵電極以及位于柵電極外側的源電極；所述的源電極包括源極N型摻雜區域與源極P型摻雜區域，源極N型摻雜區域為陣列排布的梯形結構，梯形結構單元之間的引線作為電極的引出端。

所述的柵電極表面覆蓋有用于隔離柵電極與源電極的鈍化層。

所述的源極N型摻雜區域的寬度范圍為1.5μm～2.3μm。

與現有技術相比，本實用新型將常規結構中源極N型摻雜區域的光刻板結構從條形改為梯形，使得不再需要因為電極隔離而保留比較寬的源電極N型摻雜區域，從而減小了源電極與柵電極的橫向隔離距離；通過源極N型摻雜區域梯形結構之間的引線作為源電極的引出端，減小了元胞的尺寸，提高了單位面積的元胞數量，從而提高了單位面積的電流密度，減小了VDMOS器件的封裝尺寸。通過試驗發現，采用常規源極N型摻雜區域版圖結構對應耐壓等級分別為55V、200V、500V的VDMOS產品單位面積電流密度分別為3.78A/mm²、1.43A/mm²、0.377A/mm²，采用本實用新型結構后對應耐壓等級分別為55V、200V、500V的VDMOS產品單位面積電流密度分別為5.41A/mm²、1.64A/mm²、0.412A/mm²。由此可見，本實用新型對于提高器件單位面積電流密度的效果顯著，并且主要適用于低壓產品，改善效果隨著產品耐壓的增加逐漸減弱。

進一步的，本實用新型柵電極的表面覆蓋有鈍化層，鈍化層用于隔離柵電極與源電極，同時對于改善輸入電容有間接作用。

優化的，本實用新型源極N型摻雜區域的寬度范圍采用1.5μm～2.3μm，在不影響產品應用及成本的基礎上，使得單位面積的元胞數量最多，單位面積的電流密度最大。

附圖說明

圖1本實用新型結構的剖面示意圖；

圖2本實用新型結構的俯視示意圖；

附圖中：110.N+型襯底；120.N型襯底外延層；130.柵電極；150.源電極；160.鈍化層；170.源極N型摻雜區域；180.源極P型摻雜區域；210.終端。

具體實施方式

下面結合附圖對本實用新型做進一步的詳細說明。

參見圖1，本實用新型包括N+型襯底110，位于N+型襯底110上的N型外延層120，以及位于N型外延層120上的元胞；N型外延層120的表面上包括成對相互平行的條型柵電極130以及位于柵電極130外側成對相互平行的條型源電極150；所述的源電極150包括源極N型摻雜區域170與源極P型摻雜區域180，源極N型摻雜區域170為陣列排布的梯形結構，梯形結構的寬度范圍為1.5μm～2.3μm，梯形結構之間的引線作為電極的引出端；所述的柵電極130表面覆蓋有用于隔離柵電極130與源電極150的鈍化層160。

參見圖2，本實用新型將常規源電極版圖結構由兩條平行導電條改為陣列排布的梯形結構，中間空白區域為源極P型摻雜區域180，兩邊為梯形結構的源極N型摻雜區域170，通過源極相鄰梯形結構之間的引線細條作為電極的引出端，使得不再需要因為電極隔離而保留比較寬的源電極N型摻雜區域170，進而減小了元胞的尺寸，提高了單位面積的元胞數量，從而提高了單位面積的電流密度，減小了VDMOS器件封裝尺寸。

表1所示為不同耐壓等級下，采用常規源極N型摻雜區域版圖結構與采用本實用新型源極N型摻雜區域版圖結構的單位面積電流密度試驗數據統計。

表1?VDMOS產品單位面積電流密度試驗數據統計表