[實用新型]基準電壓產生電路及集成電路

有效

• 申請號: 201420450921.3
• 申請日: 2014-08-08
• 公開（公告）號: CN204102015U
• 公開（公告）日: 2015-01-14
• 發明（設計）人: 孟娜;黃雷
• 申請（專利權）人: 快捷半導體(蘇州)有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張穎玲;孟桂超

技術領域

本實用新型涉及基準電壓技術，尤其涉及一種基準電壓產生電路及集成電路。

背景技術

基準電壓產生電路，也可以稱為參考電壓產生電路，通常是指在電路中用作基準電壓的高穩定度的電壓源。隨著集成電路規模的不斷增大，尤其是系統集成(SOC)技術的發展，基準電壓產生電路也成為大規模、超大規模集成電路和幾乎所有數字模擬系統中不可缺少的基本電路模塊。

在精密測量儀器儀表和廣泛應用的數字通信系統中都經常把基準電壓用作系統測量和校準的基準。因此，基準電壓產生電路在模擬集成電路中占有很重要的地位，它直接影響著電子系統的性能和精度。

理想的基準電壓產生電路應不受電源和溫度的影響，在電路中能提供穩定的電壓，“基準”這一術語正說明基準電壓源的數值應比一般電源具有更高的精度和穩定性。

實用新型內容

本實用新型實施例提供一種基準電壓產生電路及集成電路。

本實用新型實施例提供了一種基準電壓產生電路，所述基準電壓產生電路為接收恒定的輸入電壓的基準電壓產生電路，所述基準電壓產生電路包括：根據調整后的第一輸入端的輸入電壓和第二輸入端的輸入電壓輸出恒定的電壓的運算放大器輸出電路；以及

調整所述運算放大器輸出電路的第一輸入端的輸入電壓的電壓調整電路。

本實用新型實施例還提供了一種集成電路，所述集成電路包括基準電壓產生電路，所述基準電壓產生電路為接收恒定的輸入電壓的基準電壓產生電路，所述基準電壓產生電路包括：根據調整后的第一輸入端的輸入電壓和第二輸入端的輸入電壓輸出恒定的電壓的運算放大器輸出電路；以及

調整所述運算放大器輸出電路的第一輸入端的輸入電壓的電壓調整電路。

本實用新型實施例提供的基準電壓產生電路及集成電路，基準電壓產生電路接收恒定的輸入電壓，電壓調整電路調整運算放大器輸出電路的第一輸入端的輸入電壓，運算放大器輸出電路根據調整后的第一輸入端的輸入電壓和運算放大器輸出電路的第二輸入端的輸入電壓，輸出恒定的電壓；如此，能夠提高基準電壓產生電路產生的基準電壓的穩定度和精準度，消除工藝偏差或溫度對基準電壓的影響。

附圖說明

圖1為一種基準電壓產生電路結構示意圖；

圖2為本實用新型實施例第一種基準電壓產生電路結構示意圖；

圖3為本實用新型實施例第二種基準電壓產生電路結構示意圖；

圖4為本實用新型實施例一基準電壓產生電路結構示意圖；

圖5為本實用新型實施例二基準電壓產生電路結構示意圖；

圖6為本實用新型實施例三基準電壓產生電路結構示意圖；

圖7為本實用新型實施例四基準電壓產生電路結構示意圖；

圖8為本實用新型實施例五基準電壓產生電路結構示意圖；

圖9為本實用新型實施例六基準電壓產生電路結構示意圖；

圖10A為本實用新型實施例第一直流電平轉換電路結構示意圖；

圖10B為本實用新型實施例第二直流電平轉換電路結構示意圖；

圖11A為采用圖1所示的基準電壓產生電路的補償電壓隨采樣次數的變化圖；

圖11B為采用本實用新型實施例一的基準電壓產生電路的補償電壓隨采樣次數的變化圖。

具體實施方式

圖1為一種基準電壓產生電路示意圖，受電路工藝技術及溫度的影響，此基準電壓產生電路產生的基準電壓并不是一個恒定的電壓值，而是一個變化非常大的電壓值。產生的基準電壓不恒定的原因分析如下：

在圖1所示的基準電壓產生電路中，第一P溝道金屬氧化物半導體場效應管(PMOS)MP1及第二PMOS?MP2的V_gs相同，第一三極管Q1及第二三極管Q2的V_be相同，第一電阻R1與第二電阻R2的阻值比值為1∶N；其中，V_gs表示PMOS的柵源電壓，V_be表示三極管的基極與發射極之間的電壓，N一般為正整數。為了方便描述，將第二PMOS?MP2柵極連接的輸入端的電壓稱為V_in，將第一三極管Q1與第一電阻R1所形成的連接點的電壓稱為V₂，將運算放大器A0同相輸入端的電壓稱為V_IP，將運算放大器A0反相輸入端的電壓稱為V_IN，將運算放大器A0輸出的電壓稱為V_ref。

在圖1所示的基準電壓產生電路中，存在以下關系：