[實(shí)用新型]一種低功耗上電復(fù)位POR電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201420425488.8
• 申請(qǐng)日: 2014-07-30
• 公開（公告）號(hào): CN204031105U
• 公開（公告）日: 2014-12-17
• 發(fā)明（設(shè)計(jì)）人: 楊潔;鄒江;彭僑
• 申請(qǐng)（專利權(quán)）人: 遵義師范學(xué)院
• 主分類號(hào): H03K17/22
• 分類號(hào): H03K17/22
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 谷慶紅

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種低功耗上電復(fù)位POR電路。

背景技術(shù)

隨著CMOSIC的發(fā)展，片上集成系統(tǒng)(SoC)的集成度越來(lái)越高，功能越來(lái)越復(fù)雜，模擬系統(tǒng)和數(shù)字系統(tǒng)通常集成在同一塊芯片上，并且采用統(tǒng)一的的電源供電。當(dāng)電源上電的時(shí)候，需要一個(gè)復(fù)位信號(hào)來(lái)初始化數(shù)字電路中的存儲(chǔ)單元，如數(shù)字寄存器，以及模擬電路中積分器等等，以確保整個(gè)芯片進(jìn)入正常的工作狀態(tài)。此外，芯片工作過程中電源電壓過低時(shí)，也需要復(fù)位信號(hào)來(lái)防止芯片工作在不正常狀態(tài)。因此上電復(fù)位電路(POR)是SoC中不可缺少的組成部分。目前的上電復(fù)位電路中普遍存在復(fù)位信號(hào)的時(shí)間短、復(fù)位信號(hào)時(shí)間長(zhǎng)短受溫度變化的影響大的問題。

中國(guó)專利ZL201320112392.1公開了一種用于液晶驅(qū)動(dòng)電路的上電復(fù)位電路，該上電復(fù)位電路通過M個(gè)依次串聯(lián)的MOS開關(guān)組有效延長(zhǎng)其輸出的上電復(fù)位信號(hào)RST維持高電平的時(shí)間，保證緩慢上電的情況下整個(gè)液晶驅(qū)動(dòng)電路能夠可靠地復(fù)位，解決了復(fù)位信號(hào)的時(shí)間短的問題，但是復(fù)位信號(hào)時(shí)間長(zhǎng)短仍然受到溫度變化的影響。

實(shí)用新型內(nèi)容

為解決上述技術(shù)問題，本實(shí)用新型提供了一種低功耗上電復(fù)位POR電路，該低功耗上電復(fù)位POR電路通過基準(zhǔn)電流源單元、電流鏡單元、延時(shí)單元、掉電檢測(cè)單元以及施密特觸發(fā)器單元解決了復(fù)位信號(hào)時(shí)間短、復(fù)位時(shí)間受溫度變化影響很大的問題。

本實(shí)用新型通過以下技術(shù)方案得以實(shí)現(xiàn)。

本實(shí)用新型提供的一種低功耗上電復(fù)位POR電路，包括基準(zhǔn)電流源單元、電流鏡單元、延時(shí)單元、掉電檢測(cè)單元和觸發(fā)器單元；所述基準(zhǔn)電流源單元、電流鏡單元、延時(shí)單元、掉電檢測(cè)單元和觸發(fā)器單元依次導(dǎo)線順序連接，所述基準(zhǔn)電流源單元的輸入端與電源連接，所述觸發(fā)器單元的輸出端與復(fù)位控制輸入端連接，所述電流鏡單元的輸出端還與掉電檢測(cè)單元的輸入端連接，所述延時(shí)單元的輸出端還與觸發(fā)器單元的輸入端連接。

所述觸發(fā)器單元為施密特觸發(fā)器單元。

所述基準(zhǔn)電流源單元包括電容C1，電阻R1，PMOS管MP1、MP2，NMOS管MN1～MN5，所述NMOS管MN4的柵極與NMOS管MN5的漏極連接后通過電容C1與電源VDD連接；所述PMOS管MP1和MP2的源級(jí)均與電源VDD連接，所述PMOS管MP1和MP2的柵極相連接后與NMOS管MN4的漏極連接，所述NMOS管MN4的漏極與電流鏡單元的輸入端連接；所述PMOS管MP1和MP2的漏級(jí)分別與NMOS管MN1、MN2的漏極連接，所述NMOS管MN1和MN2的柵極相連接后與NMOS管MN1的漏極連接，所述NMOS管MN1的源級(jí)與NMOS管MN3的漏極連接，所述NMOS管MN3的柵極和漏極連接后與NMOS管MN5的柵極連接，所述NMOS管MN2的源級(jí)經(jīng)電阻R1與接地點(diǎn)VSS連接，所述NMOS管MN3、MN4、MN5的源級(jí)均與接地點(diǎn)VSS連接。

所述電流鏡單元包括PMOS管MP3～MP6，NMOS管MN6～MN9，所述PMOS管MP3～MP6的源級(jí)均與電源VDD連接，所述PMOS管MP3的柵極與基準(zhǔn)電流源單元的輸出端連接，所述PMOS管MP3的漏極與NMOS管MN6的漏極連接，所述NMOS管MN6和MN7的柵極相連接后與NMOS管MN6的漏極連接，所述NMOS管MN7的漏極與PMOS管MP4的漏極連接，所述PMOS管MP4和MP5的柵極相連接后與PMOS管MP4的漏極連接，所述PMOS管MP5的漏極與NMOS管MN8的漏極連接，所述NMOS管MN8和MN9的柵極相連接后與NMOS管MN8的漏極連接，所述NMOS管MN8的漏極還與掉電檢測(cè)單元的輸入端連接，所述NMOS管MN9的漏極與PMOS管MP6的漏極連接，所述PMOS管MP6的柵極與漏極相連接后與延時(shí)單元的輸入端連接，所述NMOS管MN6～MN9的源級(jí)均與接地點(diǎn)VSS連接。

所述延時(shí)單元包括PMOS管MP7和電容C2，所述PMOS管MP7的源級(jí)與電源VDD連接，柵極與電流鏡單元的輸出端連接，PMOS管MP7的漏極經(jīng)過電容C2與接地點(diǎn)VSS連接，所述PMOS管MP7的漏極還分別與掉電檢測(cè)單元、觸發(fā)器單元的輸入端連接。