[實用新型]低脈沖輸出電路及應用低脈沖輸出電路的設備

有效

• 申請?zhí)枺?/td>: 201420395925.6
• 申請日: 2014-07-17
• 公開（公告）號: CN204068924U
• 公開（公告）日: 2014-12-31
• 發(fā)明（設計）人: 李樹鵬
• 申請（專利權）人: 青島歌爾聲學科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發(fā)明涉及脈沖轉(zhuǎn)換技術領域，尤其涉及一種低脈沖輸出電路及應用低脈沖輸出電路的設備。

背景技術

當前業(yè)界電子系統(tǒng)中最常用的芯片就是MCU，MCU作為電子系統(tǒng)的控制樞紐需要很多觸發(fā)信號作為代碼運行的開始。但是外圍的觸發(fā)信號多是由高到低的電平轉(zhuǎn)換，或者由低到高的電平轉(zhuǎn)換，而MCU等處理芯片由于信號復用等原因需要輸入短暫的脈沖信號。

由于當前業(yè)界的處理高低電平轉(zhuǎn)換的單一性，極大影響了MCU的輸入復用性，無法合理利用MCU的中斷接口資源。如在HDMI轉(zhuǎn)MHL信號管理中，需要MCU對充電管理過程進行控制，但是由于HDMI轉(zhuǎn)MHL系統(tǒng)的MCU的觸發(fā)需要高低沖信號，若直接連接電源，當HDMI轉(zhuǎn)MHL系統(tǒng)的管理MCU處于休眠狀態(tài)時，不能滿足喚醒MCU的要求；在AC電源的外部應用電路中，同樣需要低脈沖信號來喚醒AC電源的外部應用電路，但由于AC電源是由高到低的電平轉(zhuǎn)換信號，當MCU處于休眠狀態(tài)時，AC電源不能滿足喚醒MCU的要求。

因此，需要一種低脈沖輸出電路及應用低脈沖輸出電路的設備，以避免上述不足。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種低脈沖輸出電路及應用低脈沖輸出電路的設備，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成低脈沖信號，從而為MCU合理方便的接收觸發(fā)信號提供技術基礎。

為解決上述問題，本發(fā)明提供一種低脈沖輸出電路，其特征在于，包括：第一邏輯電路、電容C1、第二邏輯電路、延時電路以及第三邏輯電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，且第一邏輯電路的輸出端通過電容C1連接第二邏輯電路的輸入端，第二邏輯電路的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端。

進一步的，所述延時電路包括充電延時電路和放電延時電路，充電延時電路包括串聯(lián)的電阻R3和電容C2，放電延時電路包括并聯(lián)的電容C2和電阻R4，所述電容C2和電阻R4連接地端。

進一步的，所述第一電源通過電阻R1連接第一邏輯電路的輸出端，既能夠?qū)⒌谝贿壿嬰娐返妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第一邏輯電路的損害。

進一步的，所述第二電源通過電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害，需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應當滿足能夠使第三邏輯電路導通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。

進一步的，所述第三電源通過電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。

進一步的，所述第四電源通過電阻R6連接反相電路的輸出端，既能夠?qū)Ψ聪嚯娐返妮敵龆颂峁└唠娖剑帜軌蚱鸬较蘖鞯淖饔梅乐挂螂娏鬟^高對反相電路的損害。

進一步的，所述第一電源、第二電源、第三電源及第四電源，滿足高于本高脈沖輸出電路的開機電壓，即高于信號輸入端電壓。

作為本發(fā)明低脈沖輸出電路的一種優(yōu)選方式，所述RC延時電路包括由電阻R3和電容C2串聯(lián)構成的充電延時電路，以及由電容C2和電阻R4并聯(lián)構成的放電延時電路，電容C2及電阻R4接地端。采用此電路結(jié)構，既能夠?qū)崿F(xiàn)充電放電延時，同時電路結(jié)構又較為簡單。

進一步的，所述第一邏輯電路采用具有N溝道的第一MOS管，其柵極作為輸入端連接電平轉(zhuǎn)換信號，源極接地端，漏極作為輸出端通過上拉電阻R1連接第一電源及電容C1；所述第二邏輯電路采用具有P溝道的第二MOS管，其柵極作為輸入端連接電容C1及第二電源，漏極作為輸出端連RC接延時電路，源極作為第一輸出端連接第二電源；所述第三邏輯電路采用具有N溝道的第三MOS管，其柵極作為輸入端連接延時電路，其源極接地端，其漏極作為輸出端且通過上拉電阻R5連接第三電源。