[實用新型]高可靠性肖特基勢壘整流器件

有效

• 申請號: 201420383961.0
• 申請日: 2014-07-11
• 公開（公告）號: CN203983290U
• 公開（公告）日: 2014-12-03
• 發明（設計）人: 徐吉程;毛振東;薛璐
• 申請（專利權）人: 蘇州硅能半導體科技股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡;王健

技術領域

本實用新型涉及整流器件，特別涉及一種高可靠性肖特基勢壘整流器件。

背景技術

肖特基勢壘的高低決定了肖特基勢壘二極管的特性，較低的勢壘可以減小正向導通開啟電壓，但是會使反向漏電增大，反向阻斷電壓降低；反之，較高的勢壘會增大正向導通開啟電壓，同時使反向漏電減小，反向阻斷能力增強。然而，與PN結二極管相比，傳統的平面型肖特基勢壘二極管總體來說反向漏電大，反向阻斷電壓低。針對上述問題，溝槽式肖特基勢壘二極管整流器件被發明出來，其具有低正向導通開啟電壓的同時，克服了上述平面型肖特基二極管的缺點。肖特基二極管作為一種常規的整流器件已被大家熟知，其用于開關式電源及其它高速電開關式設備，傳統的肖特基二極管反向阻斷電壓低，反向漏電流大，而溝槽型肖特基二極管整流器件可以很好的解決此問題。為此，如何克服上述不足，并進一步優化肖特基勢壘二極管整流器件性能和提高器件可靠性是本實用新型研究的課題。

發明內容

本實用新型目的是提供一種高可靠性肖特基勢壘整流器件，其反向電壓阻斷能力得到進一步提高，且增強了器件的可靠性。

為達到上述目的，本實用新型采用的技術方案是：

一種高可靠性肖特基勢壘整流器件，該肖特基勢壘整流器件的有源區由若干個肖特基勢壘單胞并聯構成；在截面上，每個肖特基勢壘單胞包括硅片，位于所述硅片背面的下金屬層，位于所述硅片正面的上金屬層，所述硅片下部與所述下金屬層連接的第一導電類型重摻雜的單晶硅襯底，所述硅片上部與上金屬層連接的第一導電類型輕摻雜的單晶硅外延層，位于所述單晶硅外延層上部并開口于所述單晶硅外延層上表面的溝槽，所述溝槽四壁均具有第一二氧化硅氧化層，一導電多晶硅體嵌入所述溝槽內，位于導電多晶硅體中下部的多晶硅中下部位于溝槽內且與單晶硅外延層之間設有所述第一二氧化硅氧化層，位于導電多晶硅體上部的多晶硅上部位于上金屬層內，且多晶硅上部四周與上金屬層之間設有第二二氧化硅氧化層。

上述技術方案中進一步改進的技術方案如下：

1.?上述方案中，所述導電多晶硅體中多晶硅上部與多晶硅中下部的高度比為1：5~7。

2.?上述方案中，所述溝槽深度一般為2~3微米，導電多晶硅體的上部高度為0.4~0.6微米。

由于上述技術方案運用，本實用新型與現有技術相比具有下列優點和效果：

本實用新型高可靠性肖特基勢壘整流器件，其溝槽四壁均具有第一二氧化硅氧化層，一導電多晶硅體嵌入所述溝槽內，位于導電多晶硅體中下部的多晶硅中下部位于溝槽內且與單晶硅外延層之間設有所述第一二氧化硅氧化層，位于導電多晶硅體上部的多晶硅上部位于上金屬層內，且多晶硅上部四周與上金屬層之間設有第二二氧化硅氧化層，改善了器件的可靠性，同時由于第二二氧化硅氧化層的存在，電勢線密度將在溝槽的頂部降低，進一步降低了器件的漏電。

附圖說明

附圖1為本實用新型高可靠性肖特基勢壘整流器件截面結構示意圖；

附圖2A-2D為本實用新型高可靠性肖特基勢壘整流器件的制造方法流程圖。

以上附圖中，1、肖特基勢壘單胞；2、硅片；3、下金屬層；4、上金屬層；5、單晶硅襯底；6、單晶硅外延層；7、溝槽；8、第一二氧化硅氧化層；9、導電多晶硅體；91、多晶硅中下部；92、多晶硅上部；10、第二二氧化硅氧化層。

具體實施方式

下面結合附圖及實施例對本實用新型作進一步描述：

實施例：一種高可靠性肖特基勢壘整流器件，該肖特基勢壘整流器件的有源區由若干個肖特基勢壘單胞1并聯構成；在截面上，每個肖特基勢壘單胞1包括硅片2，位于所述硅片2背面的下金屬層3，位于所述硅片2正面的上金屬層4，所述硅片2下部與所述下金屬層3連接的第一導電類型重摻雜的單晶硅襯底5，所述硅片2上部與上金屬層4連接的第一導電類型輕摻雜的單晶硅外延層6，位于所述單晶硅外延層6上部并開口于所述單晶硅外延層6上表面的溝槽7；所述溝槽7四壁均具有第一二氧化硅氧化層8，一導電多晶硅體9嵌入所述溝槽7內，位于導電多晶硅體9中下部的多晶硅中下部91位于溝槽7內且與單晶硅外延層6之間設有所述第一二氧化硅氧化層8，位于導電多晶硅體9上部的多晶硅上部92位于上金屬層4內，且多晶硅上部92四周與上金屬層4之間設有第二二氧化硅氧化層10。

上述導電多晶硅體9中多晶硅上部92與多晶硅中下部91的高度比為1：6。

上述溝槽7深度為3微米，導電多晶硅體9的上部92高度為0.5微米。

一種用于制造上述高可靠性肖特基勢壘整流器件的制造方法，該制造方法包括下列工藝步驟：