[實用新型]一種集成級數混合運算SPWM發生器

有效

• 申請號: 201420348651.5
• 申請日: 2014-06-27
• 公開（公告）號: CN203911882U
• 公開（公告）日: 2014-10-29
• 發明（設計）人: 耿衛東;孫祖軍;劉艷艷;張晉;莊再姣;張蘊千;曾夕
• 申請（專利權）人: 南開大學
• 主分類號: H03K7/08
• 分類號: H03K7/08;H03K3/02;G06F17/10
• 代理公司: 天津佳盟知識產權代理有限公司 12002
• 代理人: 侯力

1.一種集成級數混合運算SPWM發生器，其特征在于該集成級數混合運算SPWM發生器包括：時鐘發生器電路、級數混合運算電路、虛擬ROM電路、地址發生器電路、載波發生器電路、工作狀態設置電路、死區調整電路和波形合成電路；

時鐘發生器電路的輸入端與外部時鐘信號輸入相連，時鐘發生器電路的四個輸出端分別與級數混合運算電路、載波發生器電路、地址發生器電路和工作狀態設置電路的時鐘輸入端相連；

級數混合運算電路的輸入端有兩個，分別與時鐘發生器電路和工作狀態設置電路的輸出端相連；級數混合運算電路的輸出端有兩個，分別與虛擬ROM電路的一個輸入端和地址發生器電路的一個輸入端相連；地址發生器電路的另外二個輸入端分別與時鐘發生器電路和工作狀態設置電路的輸出端相連，地址發生器電路的輸出端連到虛擬ROM電路的一個輸入端；虛擬ROM電路的輸出端與死區調整電路的一個輸入端相連；死區調整電路的另外一個輸入端與工作狀態設置電路相連，死區調整電路輸出端與波形合成電路相連；

載波發生器電路有二個輸入端，分別與時鐘發生器電路和工作狀態設置電路的一個輸出端相連，載波發生器電路的輸出端與波形合成電路的一個輸入端相連；波形合成電路另外二個輸入端分別與死區調整電路和工作狀態設置電路的一個輸出端相連，波形合成電路輸出端有二個，其中一個輸出端與工作狀態設置電路的輸入端相連，另一個輸出端連到外部SPWM信號輸出端；

工作狀態設置電路有五個輸入端，五個輸入端中有三個輸入端分別與外部的數據線、選通使能和數據使能端相連，另外二個輸入端分別與波形合成電路和時鐘發生器電路的一個輸出端相連，工作狀態設置電路的五個輸出端分別與級數混合運算電路、載波發生器電路、地址發生器電路、死區調整電路和波形合成電路的一個輸入端相連，另一個輸出端與外部相連。

2.根據權利要求1所述的集成級數混合運算SPWM發生器，其特征在于，所述的虛擬ROM電路是利用RAM例化生成的ROM存儲空間，在所述的集成級數混合運算SPWM發生器中作為實際的ROM電路使用。

3.根據權利要求1所述的集成級數混合運算SPWM發生器，其特征在于，所述的波形合成電路由正弦波檢測電路、載波檢測電路、比較器、門控電路和與門組成；

正弦波檢測電路的輸入端與死區調整電路的輸出端相連，正弦波檢測電路的輸出端有二個，分別與比較器和與門的輸入端相連；載波檢測電路的輸入端與載波發生器電路的輸出端相連，載波檢測電路輸出端有二個，分別與比較器和與門的輸入端相連；與門電路的二個輸入端分別與正弦波檢測電路的輸出端和載波檢測電路的輸出端相連，輸出端與工作狀態設置電路的一個輸入端相連；門控電路的兩個輸入端分別連接比較器和工作狀態設置電路的輸出端，門控電路的輸出端連到外部SPWM信號輸出端。

4.根據權利要求1所述的集成級數混合運算SPWM發生器，其特征在于，所述的工作狀態設置電路由選通寄存器、數據寄存器、標志寄存器、周期寄存器、最大地址寄存器、載波寄存器和死區調整寄存器組成；選通寄存器的二個輸入端分別與外部的選通使能信號和數據線相連，選通寄存器的四個輸出端分別與周期寄存器、最大地址寄存器、載波寄存器和死區調整寄存器的一個輸入端相連；數據寄存器的兩個輸入端分別與外部的數據使能信號和數據線相連，數據寄存器的輸出端同時與周期寄存器、最大地址寄存器、載波寄存器和死區調整寄存器的一個輸入端相連；標志寄存器的二個輸入端分別與數據寄存器和來自比較器電路的標志信號相連，標志寄存器的二個輸出端分別與外部標識信號和內部比較器輸出控制信號相連；周期寄存器、最大地址寄存器、載波寄存器和死區調整寄存器都有一個選通信號、數據寫入信號和時鐘信號輸入端，并分別與選通寄存器的輸出端、數據寄存器的輸出端和時鐘發生器的一個輸出端相連；周期寄存器的輸出端與級數混合運算電路的一個輸入端相連；最大地址寄存器輸出端與地址發生器電路的一個輸入端相連；載波寄存器的輸出端與載波發生器電路的一個輸入端相連；死區調整寄存器輸出端與死區調整電路的一個輸入端相連。

5.根據權利要求1所述的集成級數混合運算SPWM發生器，其特征在于，所述的級數混合運算電路由控制電路、定標電路、第一冪乘電路、第二冪乘電路、第三冪乘電路、第一倍乘電路、第二倍乘電路、第三倍乘電路、第一求和電路、第二求和電路、第三求和電路、第四求和電路、第五求和電路、第六求和電路、對稱操作電路和地址計數脈沖發生器電路組成；控制電路的輸入端與時鐘發生器電路的一個輸出端相連，其輸出端有八個，第一輸出端ctr1與定標電路的一個輸入端相連；第二輸出端ctr2與第一冪乘電路的一個輸入端相連；第三輸出端ctr3同時與第二冪乘電路的一個輸入端和第一倍乘電路的一個輸入端相連；第四輸出端ctr4同時與第三冪乘電路、第二倍乘電路和第一求和電路的一個輸入端相連；第五輸出端ctr5同時與第二求和電路、第三求和電路和第三倍乘電路的一個輸入端相連；第六輸出端ctr6與第四求和電路的一個輸入端相連；第七輸出端ctr7與第五求和電路的一個輸入端相連；第八輸出端ctr8與第六求和電路的一個輸入端相連，控制電路在時鐘控制下生成八路控制信號，控制所有冪乘、倍乘和求和電路的運算過程；定標電路的輸入端有二個，分別與時鐘發生器電路的一個輸出端和控制電路的輸出端ctr1相連，其輸出端與第一冪乘電路相連；第一冪乘電路有三個輸入端，分別與定標電路的輸出端、時鐘發生器電路的一個輸出端和控制電路的輸出端ctr2相連，其輸出端有二個，其中一個輸出端與第一倍乘電路的一個輸入端相連，另一個輸出端同時與第二冪乘電路和第三冪乘電路的一個輸入端相連；第二冪乘電路有三個輸入端，分別與第一冪乘電路的輸出端、時鐘發生器電路的一個輸出端和控制電路的輸出端ctr3相連，其輸出端有二個，分別與第三冪乘電路和第二倍乘電路的一個輸出端相連；第三冪乘電路有四個輸入端，分別與第一冪乘電路的一個輸出端、第二冪乘電路的一個輸出端、時鐘發生器電路的一個輸出端和控制電路的輸出端ctr4相連，其輸出端與第三倍乘電路的一個輸入端相連；第一倍乘電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第一冪乘電路的輸出端和控制電路的輸出端ctr3相連；第二倍乘電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第二冪乘電路的輸出端和控制電路的輸出端ctr4相連；第三倍乘電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第三冪乘電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第六求和電路的一個輸入端相連；第一求和電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第一倍乘電路的輸出端和控制電路的輸出端ctr4相連，其輸出端與第三求和電路的一個輸入端相連；第二求和電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第二倍乘電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第四求和電路的一個輸入端相連；第三求和電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第一求和電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第五求和電路的一個輸入端相連；第四求和電路有三個輸入端，分別與時鐘發生器電路的一個輸出端、第二求和電路的輸出端和控制電路的輸出端ctr6相連，其輸出端與第五求和電路的一個輸入端相連；第五求和電路有四個輸入端，分別與時鐘發生器電路的一個輸出端、第三求和電路的輸出端、第四求和電路的輸出端和控制電路的輸出端ctr7相連，其輸出端與第六求和電路的一個輸入端相連；第六求和電路有四個輸入端，分別與時鐘發生器電路的一個輸出端、第五求和電路的輸出端、第三倍乘電路的輸出端和控制電路的輸出端ctr8相連，其輸出端與對稱操作電路的一個輸入端相連；對稱操作電路有二個輸入端，分別與時鐘發生器電路的一個輸出端和第六求和電路的輸出端相連，其輸出端有二個，分別與虛擬ROM電路的一個輸入端和地址計數脈沖發生器的輸入端相連；地址計數脈沖發生器的輸出端與地址發生器電路的一個輸入端相連。