[實(shí)用新型]一種基于ARM和FPGA的嵌入式工業(yè)控制器

有效

• 申請?zhí)枺?/td>: 201420329386.6
• 申請日: 2014-06-19
• 公開（公告）號: CN203965837U
• 公開（公告）日: 2014-11-26
• 發(fā)明（設(shè)計）人: 王鵬;秦文進(jìn);石永濤
• 申請（專利權(quán)）人: 甘肅交通職業(yè)技術(shù)學(xué)院
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 蘭州振華專利代理有限責(zé)任公司 62102
• 代理人: 張建民

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種工業(yè)控制器，更具體地說涉及一種應(yīng)用于氣缸加壓、多電機(jī)拖動的一種基于ARM和FPGA的嵌入式工業(yè)控制器。

背景技術(shù)

隨著工業(yè)自動化技術(shù)的飛速發(fā)展，傳統(tǒng)的PLC以其高速度、高性能、高可靠性在工業(yè)控制領(lǐng)域得到了廣泛的應(yīng)用。然而，傳統(tǒng)PLC自身存在以下缺點(diǎn):①由于傳統(tǒng)PLC的生產(chǎn)廠商之間的產(chǎn)品互相不兼容，缺少明確一致的標(biāo)準(zhǔn)，造成難以構(gòu)建開放的硬件體系結(jié)構(gòu)。②各廠商產(chǎn)品的編程方法差別很大，技術(shù)專有性較強(qiáng)，工作人員必須經(jīng)過較長時間的專業(yè)培訓(xùn)才能掌握某一種產(chǎn)品的編程方法。③傳統(tǒng)PLC的生產(chǎn)被幾家廠商所壟斷，造成PLC的性價比增長很緩慢。這些問題都成了制約傳統(tǒng)PLC發(fā)展的因素。基于ARM和FPGA的嵌入式工業(yè)控制器運(yùn)用模塊化設(shè)計的方法，結(jié)合了模塊化的靈活性和嵌入式系統(tǒng)的高效、穩(wěn)定特性，采用VME總線背板，支持多種功能單元板，各功能單元板可靈活組合以適應(yīng)多種不同工業(yè)現(xiàn)場的應(yīng)用。

實(shí)用新型內(nèi)容

本實(shí)用新型要解決的技術(shù)問題是：克服現(xiàn)有技術(shù)存在的不足，提供一種基于ARM和FPGA的嵌入式工業(yè)控制器，其可應(yīng)用于氣缸加壓、多電機(jī)拖動等工業(yè)控制領(lǐng)域，本實(shí)用新型的功能多元化、可擴(kuò)展，高可靠，高精度，操作簡易，生產(chǎn)成本低。

本實(shí)用新型包括主控單元板、數(shù)字量單元板、模擬量單元板、多串口單元板、電源單元、VME總線背板、3U機(jī)箱，其特點(diǎn)在于：

a、3U機(jī)箱內(nèi)底部設(shè)有VME總線背板，VME總線背板上設(shè)有8個單元板插槽，依次插有主控單元板、數(shù)字量單元板、模擬量單元板、多串口單元板、電源單元，各功能單元板前端與3U機(jī)箱面板固定連接，各功能單元板通過VME總線背板與主控單元板連接，實(shí)現(xiàn)高速通信；各功能單元板之間可以通過硬件設(shè)置地址，相互互換插槽位置。

b、主控單元板是基于ARM9微處理器和大規(guī)模可編程集成電路FPGA技術(shù)實(shí)現(xiàn)的；通過ARM9微處理器內(nèi)部集成的兩路USB主機(jī)端口實(shí)現(xiàn)USB通信；ARM9微處理器內(nèi)部具有JTAG型掃描鏈，提供JTAG接口，實(shí)現(xiàn)系統(tǒng)在線調(diào)試；主控單元板運(yùn)用RS232接口芯片，實(shí)現(xiàn)串口通信；主控單元板采用低功耗高性能的以太網(wǎng)控制收發(fā)器，支持傳輸速率達(dá)10M和100M的以太網(wǎng)接口；主控單元板選擇獨(dú)立圖形顯示控制器實(shí)現(xiàn)LCD顯示功能；主控單元板由VME總線背板提供+5V、+3.3V電源,經(jīng)DC-DC電源變換，為各集成電路芯片供電；晶體振蕩電路用于向ARM9微處理器和其他需要時鐘的外設(shè)電路提供工作時鐘。SDRAM存儲器用于存放系統(tǒng)運(yùn)行時的程序和數(shù)據(jù)；通過電阻式觸摸屏，實(shí)現(xiàn)人機(jī)交互；主控單元板運(yùn)用FPGA芯片完成VME總線主模塊驅(qū)動，總線仲裁，總線中斷，地址譯碼和存儲單元監(jiān)視器等功能，運(yùn)用ARM9微處理器實(shí)現(xiàn)各個功能單元數(shù)據(jù)交換、數(shù)據(jù)存儲以及控制等功能。

c、數(shù)字量單元板中的16路數(shù)字輸入信號采用光電耦合器進(jìn)行隔離；數(shù)字輸入信號經(jīng)光耦隔離后送入FPGA芯片進(jìn)行邏輯處理，并通過VME總線背板，發(fā)送給主控單元板；當(dāng)主控單元板需要進(jìn)行輸出控制時，通過將數(shù)據(jù)經(jīng)由VME總線背板發(fā)送給FPGA芯片進(jìn)行邏輯處理后，采用光繼電器進(jìn)行隔離，實(shí)現(xiàn)數(shù)字信號的輸出。

d、模擬量單元板中的運(yùn)放電路采用200V共模電壓差分放大器U2，差分電壓信號的負(fù)端與正端分別與U2芯片的2腳和3腳相連，U2芯片的6腳串接電阻R2后與輸出連接；模擬量單元板中的DA轉(zhuǎn)換電路，數(shù)字量通過DA轉(zhuǎn)換器U4轉(zhuǎn)換為模擬量，再經(jīng)高速低噪聲運(yùn)算放大器U9進(jìn)行放大，DA轉(zhuǎn)換器U4的9腳與數(shù)字輸入端DA-D-IN連接，U4的17腳與放大器U9的3腳連接，U9的2腳與模擬開關(guān)U7、U12、U15的1腳連接，放大器U9的輸出6腳一路通過電阻R6與模擬開關(guān)U11的8腳連接，另一路與U11的2腳連接；DA轉(zhuǎn)換器U4的14、15腳通過電阻R3與模擬開關(guān)U15的8腳連接；模擬開關(guān)U11的1腳與U12的1腳相連，并通過電阻R7與U12的2腳連接；模擬開關(guān)U7的8腳與U10的1腳連接，模擬開關(guān)U10的8腳通過電阻R4接地，模擬開關(guān)U10的2腳通過電阻R5接地。

e、多串口單元板中的串行通訊接口模塊為接口芯片，通過隔離電路藕接于FPGA控制器；FPGA芯片收到來自串口的數(shù)據(jù)后，通過總線驅(qū)動電路，將數(shù)據(jù)經(jīng)由VME總線背板送給主控單元板，實(shí)現(xiàn)主控單元板與多串口單元板的互聯(lián)互通。

f、電源單元采用ATX一體化電源AC220V/50Hz可為VME總線背板各功能單元提供+5V、+12V、-12V電壓輸入。