[實用新型]一種基于固態硬盤的高速信號發生系統

有效

• 申請號: 201420319480.3
• 申請日: 2014-06-16
• 公開（公告）號: CN203930815U
• 公開（公告）日: 2014-11-05
• 發明（設計）人: 劉斌;孫娟
• 申請（專利權）人: 西安航天恒星科技實業（集團）公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 西安新思維專利商標事務所有限公司 61114
• 代理人: 李罡

技術領域

本實用新型涉及一種信號發生系統，具體涉及一種基于固態硬盤的高速信號發生系統。

背景技術

信號發生系統作為信號源可以對外提供仿真數據或者是真實采集數據，用來作為被測設備的數據源，以檢測被測設備的處理性能。信號發生系統首先要能夠存儲數據，實現方式有EEPROM、FLASH、機械硬盤、固態硬盤等。在這幾種實現方式中，EEPROM的速度慢，容量小；FLASH容量小，不易管理壞塊；機械硬盤速度慢；固態硬盤的速度雖然相對比較快，但是為了能滿足對外提供高速數據，使用一塊硬盤也不能滿足接口速率要求。

發明內容

本實用新型的目的是提供一種基于固態硬盤的高速信號發生系統，能夠對外提供更高速的并行信號。

本實用新型所采用的技術方案是：

一種基于固態硬盤的高速信號發生系統，其特征在于：

包含有FPGA、PATA-SATA橋片和四個并聯的SSD；

FPGA包含有雙端RAM、RAM控制器、存儲控制器和UART收發器；

FPGA上設置有接收外部數據的LVDS并行輸入接口和發送內部數據的LVDS并行輸入接口，并擴展有4個轉發數據的PATA接口，各PATA接口接入PATA-SATA橋片再分別接入四個并聯的SSD。

FPGA接有用于緩存SSD讀寫間隔數據的FIFO或者RAM，緩存的空間大小與SSD2次UDMA傳輸的間隔匹配。

本實用新型具有以下優點：

本實用新型所涉及的基于固態硬盤的高速信號發生系統，用FPGA和多個固態硬盤實現，存儲容量大，發生信號速率高，同時由于采用了FPGA和PATA-SATA橋片，提供多個SATA接口，不需要使用SATA的第三方IPcore，節省成本，對外接口形式多樣化。在內部使用FIFO作緩存來解決PATA接口的UDMA傳輸時間間隔的問題，從而保證對外接口的連續性，同時利用FPGA的高速并行輸出接口來發送信號，降低設計復雜性。

附圖說明

圖1是系統硬件實現框圖。

圖2是FPGA軟件設計內部模塊框圖。

圖3是把數據拆分寫到4個硬盤實現框圖。

圖4是4個硬盤的合并數據轉換為原始數據格式輸出。

圖5是UDMA傳輸DREQ信號波形。

圖6是READ DMA 模式下寄存器配置。

圖7是READ DMA EXT模式下寄存器配置。

圖8是PATA-SATA橋片原理圖，兩端分別連接到FPGA和SATA連接器。

圖9-11分別對應系統的3種數據輸出接口：并行LVDS、TLK2711、ECL。

其中，并行LVDS直接連接到FPGA的LVDS接口，TLK2711接口利用FPGA的GPIO通過TLK2711芯片轉換，ECL接口利用FPGA內部的并串轉換模塊把并行數據轉換成LVDS接口輸出，同時在外部通過電平轉換芯片實現LVDS電平到ECL電平的轉換。

具體實施方式

下面結合具體實施方式對本實用新型進行詳細的說明。

本實用新型涉及的一種基于固態硬盤的高速信號發生系統，如圖1所示，包含有FPGA、PATA-SATA橋片和四個并聯的SSD。FPGA包含有雙端RAM、RAM控制器、存儲控制器和UART收發器，FPGA上設置有接收外部數據的LVDS并行輸入接口和發送內部數據的LVDS并行輸入接口，并擴展有4個轉發數據的PATA接口，各PATA接口接入PATA-SATA橋片再分別接入四個并聯的SSD。FPGA接有用于緩存SSD讀寫間隔數據的FIFO或者RAM，緩存的空間大小與SSD2次UDMA傳輸的間隔匹配。在數據采集模式下，系統通過LVDS并行輸入接口從外部接入數據，通過FPGA進行控制轉發，然后通過PATA接口送給外部的PATA-SATA橋片，數據經過PATA-SATA橋片轉換后寫到SSD。數據發送模式與以上過程相反，數據從SSD讀出來經過FPGA轉換后通過LVDS并行輸出接口發送出去。為了實現相對高速的數據采集和發送，本實用新型采用4個SSD并聯的結構，這樣，對外接口的速率可以達到硬盤接口的4倍，可以提高系統帶寬。圖2所示為FPGA內部軟件設計模塊框圖。