[實(shí)用新型]一種ECT/EVT用的合并單元接口

有效

• 申請?zhí)枺?/td>: 201420316895.5
• 申請日: 2014-06-13
• 公開（公告）號: CN203982365U
• 公開（公告）日: 2014-12-03
• 發(fā)明（設(shè)計(jì)）人: 施備戰(zhàn);鄔云達(dá);韓笑;陳錦俊;周新意;吳陽生;張世平
• 申請（專利權(quán)）人: 南京新和普電力科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F11/10
• 代理公司: 南京同澤專利事務(wù)所(特殊普通合伙) 32245
• 代理人: 閆彪

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種ECT/EVT用的合并單元接口，屬于電力自動化技術(shù)領(lǐng)域。

背景技術(shù)

如圖1所示,合并單元的定義在IEC60044-7/8中首次給出，它是針對數(shù)字化輸出的電子式電流/電壓互感器(ECT/EVT)而引進(jìn)的新概念，其主要功能是同步采集多路ECT/EVT輸出的數(shù)字信號后按照標(biāo)準(zhǔn)規(guī)定的格式發(fā)送給保護(hù)、測控設(shè)備。

合并單元一般包含同步功能模塊、多路數(shù)據(jù)采集模塊和串口發(fā)送功能模塊。同步功能模塊在正確識別外部輸入的同步秒脈沖時(shí)鐘信號(一般是GPS接收機(jī)輸出的信號)后，合并單元給各路A/D轉(zhuǎn)換器發(fā)送同步轉(zhuǎn)換信號。多路數(shù)據(jù)采集和處理功能模塊：是與電子式互感器進(jìn)行接口的主要功能模塊；在合并單元給多路A/D轉(zhuǎn)換器發(fā)送同步轉(zhuǎn)換信號后，將同時(shí)接收所有通道的數(shù)據(jù)并對其進(jìn)行校驗(yàn)；此外，合并單元還需要對這些數(shù)據(jù)進(jìn)行正確排序并輸出給串口發(fā)送功能模塊。串口功能發(fā)送模塊：用于將各路采樣值數(shù)據(jù)進(jìn)行組幀并發(fā)送給保護(hù)測控設(shè)備。

實(shí)用新型內(nèi)容

本實(shí)用新型要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)不足，提出一種具有高集成度、抗干擾良好、基于IEC60044-7/8規(guī)約的ECT/EVT用的合并單元接口。

本實(shí)用新型為解決上述技術(shù)問題提出的技術(shù)方案是：一種ECT/EVT用的合并單元接口,所述接口置于機(jī)箱內(nèi)，所述機(jī)箱由面板、長方體支撐框架、上下蓋板、左右蓋板及后蓋板拼裝而成，所述機(jī)箱內(nèi)部嵌有插拔光纖接口板的導(dǎo)軌，所述上下蓋板上開有網(wǎng)孔且在其內(nèi)側(cè)嵌入有防塵網(wǎng)，所述面板上安裝有電容屏幕觸控顯示面板、通訊串口及LED工作指示燈，所述電容屏幕觸控顯示面板上連接有FPGA芯片,所述FPGA芯片內(nèi)部還集成有數(shù)據(jù)接收模塊、CRC校驗(yàn)?zāi)K。

上述技術(shù)方案的改進(jìn)是：所述FPGA芯片采用帶有嵌入式陣列的ACEX1K系列芯片。

上述技術(shù)方案的改進(jìn)是：所述面板、上下蓋板、左右蓋板及后蓋板為鋁合金材料制成的面板、上下蓋板、左右蓋板及后蓋板，所述長方體支撐框架為硅鋼合金制成的長方體支撐框架。

上述技術(shù)方案的改進(jìn)是：所述數(shù)據(jù)接收模塊包括計(jì)數(shù)器、雙向數(shù)據(jù)總線、接收鎖存器寄存器、發(fā)送鎖存寄存器、接收移位寄存器、發(fā)送移位寄存器及兩個(gè)邏輯控制器，所述數(shù)據(jù)接收模塊用于接收來自外部A/D轉(zhuǎn)換器傳輸?shù)?2路異步串行方式傳輸?shù)臄?shù)據(jù)，所述雙向數(shù)據(jù)總線連接接收鎖存寄存器和發(fā)送鎖存寄存器，所述接收鎖存寄存器與接收移位寄存器連接，所述發(fā)送鎖存寄存器與發(fā)送移位寄存器連接，兩個(gè)邏輯控制器之一分別與接收鎖存寄存器與接收移位寄存器連接，兩個(gè)邏輯控制器之二分別與發(fā)送鎖存寄存器與發(fā)送移位寄存器連接，每個(gè)邏輯控制器輸出端接在與接收鎖存器和發(fā)送鎖存器的控制位，所述發(fā)送鎖存寄存器與CRC校驗(yàn)?zāi)K連接；所述發(fā)送鎖存寄存器與發(fā)送移位寄存器均與FPGA的嵌入式陣列連接。

上述技術(shù)方案的改進(jìn)是：CRC校驗(yàn)?zāi)K是6位移位寄存器。

本實(shí)用新型采用上述技術(shù)方案的有益效果是：機(jī)箱采用金屬構(gòu)造，并利用FPGA芯片，以較高集成度滿足現(xiàn)代電力自動化領(lǐng)域要求，并且相對于其他器件具有良好的電磁屏蔽性能不會被其他期間干擾而影響性能，且低功耗、可靠性高，操作更方便，省去多余的外設(shè)如鍵盤、鼠標(biāo)、手寫筆與手寫板等，人機(jī)交互界面更為親和方便，并且串行異步傳輸方式，能夠有效確定數(shù)據(jù)起始碼位，不需要為12路數(shù)據(jù)設(shè)置不同的數(shù)據(jù)接收模塊，較同步接收方式來看，單片機(jī)的每路數(shù)據(jù)對應(yīng)設(shè)置接收模塊方式來說，集成度要高了許多，電路也相對簡化。并且為了減小數(shù)據(jù)報(bào)文冗余度，采用6位移位寄存器，較少校驗(yàn)位的位數(shù)，減小幀傳輸?shù)念~外開銷，并且利用FPGA芯片的EAB塊對12路數(shù)據(jù)的接收順序進(jìn)行編號，實(shí)現(xiàn)FIFO功能，因此即便是12路信號采用同步接收方式也不會造成接收數(shù)據(jù)的存儲位置混亂和輸出數(shù)據(jù)的碼間干擾的問題。

附圖說明

下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明：

圖1是現(xiàn)有的規(guī)約IEC60044-7/8定義的合并單元。

圖2是本實(shí)用新型實(shí)施例機(jī)箱的結(jié)構(gòu)示意圖。

圖3是起始時(shí)刻原理示意圖。

圖4是數(shù)據(jù)接收模塊的原理示意圖。

圖5是實(shí)現(xiàn)圖4中功能的電路示意圖。

圖6是CRC-6移位寄存器的原理示意圖。

圖7是CRC-6移位寄存器的數(shù)子電路簡化示意圖。

具體實(shí)施方式

實(shí)施例