[實用新型]雙極結型晶體管

有效

• 申請?zhí)枺?/td>: 201420234777.X
• 申請日: 2014-05-08
• 公開（公告）號: CN203812885U
• 公開（公告）日: 2014-09-03
• 發(fā)明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/73
• 分類號: H01L29/73;H01L29/10
• 代理公司: 上海思微知識產(chǎn)權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本實用新型涉及半導體器件技術領域，特別是涉及一種雙極結型晶體管。

背景技術

隨著集成電路制造工藝水平進入集成電路線寬的深亞微米時代，集成電路中的MOS元件都采用LDD結構(Lightly?Doped?Drain)，并且硅化物工藝已廣泛應用于MOS元件的擴散層上，同時為了降低柵極多晶的擴散串聯(lián)電阻，采用了多晶化合物的制造工藝。此外隨著集成電路元件的縮小，MOS元件的柵極氧化層厚度越來越薄，這些制造工藝的改進可大幅度提高集成電路內(nèi)部的運算速度，并可提高電路的集成度。但是這些工藝的改進帶來了一個很大的弊端，即深亞微米集成電路更容易遭受到靜電沖擊而失效，從而造成產(chǎn)品的可靠性下降。

靜電在芯片的制造、封裝、測試和使用過程中無處不在，積累的靜電荷以幾安培或幾十安培的電流在納秒到微秒的時間里釋放，瞬間功率高達幾百千瓦，放電能量可達毫焦耳，對芯片的摧毀強度極大。所以芯片設計中靜電保護模塊的設計直接關系到芯片的功能穩(wěn)定性，極為重要。隨著工藝的發(fā)展，器件特征尺寸逐漸變小，柵氧也成比例縮小。二氧化硅的介電強度近似為8×10⁶V/cm，因此厚度為10nm的柵氧擊穿電壓約為8V左右，盡管該擊穿電壓比3.3V的電源電壓要高一倍多，但是各種因素造成的靜電，一般其峰值電壓遠超過8V；而且隨著多晶硅金屬化(Polyside)、擴散區(qū)金屬化(Silicide)、多晶硅與擴散區(qū)均金屬化(Salicid)等新工藝的使用，器件的寄生電阻減小，ESD保護能力大大減弱。

ESD是指靜電放電(Electrostatic?Discharge，簡稱ESD)，因ESD產(chǎn)生的原因及其對集成電路放電的方式不同，表征ESD現(xiàn)象通常有4種模型：人體模型HBM(Human?Body?Model)、機器模型MM(Machine?Model)和帶電器件模型CDM(charged?Device?Model)和電場感應模型FIM(Field?Induced?Model)。HBM放電過程會在幾百納秒內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流；MM放電的過程更短，在幾納秒到幾十納秒之內(nèi)會有數(shù)安培的瞬間放電電流產(chǎn)生。CDM放電過程更短，對芯片的危害最嚴重，在幾納秒的時問內(nèi)電流達到十幾安培。

ESD引起的失效原因主要有2種：熱失效和電失效。局部電流集中而產(chǎn)生的大量的熱，使器件局部金屬互連線熔化或芯片出現(xiàn)熱斑，從而引起二次擊穿，稱為熱失效，加在柵氧化物上的電壓形成的電場強度大于其介電強度，導致介質(zhì)擊穿或表面擊穿，稱為電失效。ESD引起的失效有3種失效模式，分別是：硬失效、軟失效以及潛在失效，所謂硬失效是指物質(zhì)損傷或毀壞，所謂軟失效是指邏輯功能的臨時改變，所謂潛在失效是指時間依賴性失效。

為了防止集成電路產(chǎn)品因ESD而造成失效，現(xiàn)有技術會采用雙極結型晶體管(Bipolar?Junction?Transistor，BJT)來保護集成電路。雙極結型晶體管為將兩個PN結結合在一起的器件，有PNP和NPN兩種組合結構。現(xiàn)有的雙極結型晶體管具有集電極、發(fā)射極、基極，其中，基極完全包圍發(fā)射極，集電極完全包圍基極。但是現(xiàn)有技術的雙極結型晶體管中，集電極與發(fā)射極之間的導通電壓高，無法很好地保護集成電路。

實用新型內(nèi)容

本實用新型的目的在于，提供一種雙極結型晶體管，能夠降低雙極結型晶體管的導通電壓，提高對集成電路的保護性能。

為解決上述技術問題，本實用新型提供一種雙極結型晶體管，包括：

襯底，所述襯底具有第一面以及與所述第一面相對的第二面；

發(fā)射極區(qū)，位于所述襯底中，所述發(fā)射極區(qū)面向所述第一面；

集電極區(qū)，位于所述襯底中，并至少圍繞所述發(fā)射極的相鄰兩面，所述集電極區(qū)面向所述第一面；以及

基極區(qū)，位于所述襯底中，并位于所述發(fā)射極區(qū)與集電極區(qū)之間，所述基極區(qū)面向所述第一面，所述基極區(qū)至少具有一導通所述發(fā)射極區(qū)與集電極區(qū)的基極區(qū)開口；

其中，所述襯底和基極區(qū)均為第一導電類型摻雜，所述發(fā)射極區(qū)和集電極區(qū)均為第二導電類型摻雜。

進一步的，所述基極區(qū)開口位于所述基極區(qū)的一面，所述基極區(qū)的橫截面為C形。

進一步的，所述集電極區(qū)的橫截面為環(huán)形，并完全包圍所述發(fā)射極區(qū)和基極區(qū)。

進一步的，所述集電極區(qū)具有一集電極區(qū)開口，所述集電極區(qū)的橫截面為C形，所述集電極區(qū)開口的方向與所述基極區(qū)開口的方向相同。

進一步的，所述集電極區(qū)具有一集電極區(qū)開口，所述集電極區(qū)的橫截面為C形，所述集電極區(qū)開口的方向與所述基極區(qū)的方向相反。