[實用新型]晶體管芯片測試電路

有效

• 申請號: 201420220272.8
• 申請日: 2014-04-30
• 公開（公告）號: CN203838299U
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 王銳;夏群;陳鵬
• 申請（專利權）人: 成都先進功率半導體股份有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 四川力久律師事務所 51221
• 代理人: 王蕓;熊曉果

1.一種晶體管芯片測試電路，其特征在于，包括多個并聯的測試子電路和用于為所述測試子電路供電的第一電源和第二電源，所述測試子電路、第一電源和第二電源集成在同一個PCB電路板上；其中每個所述測試子電路均包括用于連接晶體管的第一、第二和第三端子，所述第一端子通過第一電阻電連接所述第一電源的負極，所述第二端子通過第二電阻電連接所述第一電源的正極和第二電源的負極，所述第三端子通過第三電阻電連接所述第二電源的正極，所述第一端子依次電連接第一電容、第二電容與所述第三端子電連接，所述第二端子還電連接在所述第一電容和第二電容之間。

2.根據權利要求1所述的晶體管芯片測試電路，其特征在于，所述晶體管為三極管或MOS管。

3.根據權利要求1所述的晶體管芯片測試電路，其特征在于，所述第一電源和第二電源為干電池或蓄電池。