[實用新型]基于FPGA的大動態范圍數字信道化接收機

有效

• 申請號: 201420193428.8
• 申請日: 2014-04-21
• 公開（公告）號: CN203813771U
• 公開（公告）日: 2014-09-03
• 發明（設計）人: 梅冬;黎琴;李斌;朱立;夏天成
• 申請（專利權）人: 常州國光數據通信有限公司
• 主分類號: H04B1/16
• 分類號: H04B1/16
• 代理公司: 常州市科誼專利代理事務所 32225
• 代理人: 孫彬

1.一種基于FPGA的大動態范圍數字信道化接收機，其特征在于，包括：天線，該天線通過低通濾波器與功分器的輸入端相連，與該功分器輸出端相連的AD模塊，與該AD模塊相連的DDC模塊，該DDC模塊通過第一自動增益控制模塊與均勻信道化處理模塊，該均勻信道化處理模塊通過第二自動增益控制模塊與隨機信道化處理模塊，該隨機信道化處理模塊通過第三自動增益控制模塊與輸出模塊相連。

2.根據權利要求1所述的基于FPGA的大動態范圍數字信道化接收機，其特征在于，所述第一、第二、第三自動增益控制模塊的結構相同，且包括：適于對輸入的數字信號進行數模轉換的數模轉換模塊，與該數模轉換模塊相連的適于根據轉換的模擬輸入信號以獲得模擬輸出信號的二級放大增益電路，該模擬輸出信號接至一模數轉換模塊，以轉換為數字信號輸出，所述模擬輸出信號還接至一級放大增益電路的輸入端，該一級放大增益電路的輸出端與信號幅度檢測電路的輸入端相連以檢測信號幅度，該信號幅度檢測電路的輸出端與門限電路的輸入端相連以產生反饋信號，該門限電路的反饋信號分別接至所述二級放大增益電路的各級增益控制端。