[實用新型]一種基于憶阻器的單神經元PID控制器

有效

• 申請號: 201420187516.7
• 申請日: 2014-04-17
• 公開（公告）號: CN203909497U
• 公開（公告）日: 2014-10-29
• 發明（設計）人: 陸益民;梁倩倩;黃險峰
• 申請（專利權）人: 廣西大學
• 主分類號: G05B11/42
• 分類號: G05B11/42
• 代理公司: 北京中譽威圣知識產權代理有限公司 11279
• 代理人: 王正茂

1.一種基于憶阻器的單神經元PID控制器，其特征在于，包括：第一憶阻器M₁、第二憶阻器M₂、第三憶阻器M₃以及求和電路；

其中，所述第一憶阻器M₁、所述第二憶阻器M₂以及所述第三憶阻器M₃的一端分別與所述求和電路輸入端連接。

2.根據權利要求1所述的控制器，其特征在于，還包括信號轉換模塊，所述信號轉換模塊輸出的誤差比例信號x₁、誤差積分信號x₂以及誤差微分信號x₃分別與所述第一憶阻器M₁、所述第二憶阻器M₂以及所述第三憶阻器M₃的另一端連接。

3.根據權利要求1或2所述的控制器，其特征在于，將所述第一憶阻器、所述第二憶阻器以及所述第三憶阻器分別等效于憶阻器等效電路，所述憶阻器等效電路包括：電阻R₁、電阻R₂、電阻R₃、電容C₁、第一運算放大器U₁、第二運算放大器U₂、第三運算放大器U₃以及第一模擬乘法器A₁；

所述第一運算放大器U₁的同相輸入端分別與所述第一模擬法器A₁的一個乘數輸入端Y以及所述第三運算放大器U₃的TZ端連接，所述第一運算放大器U₁的輸出端分別與所述電阻R₁的一端及所述第一運算放大器U₁的反相輸入端連接；

所述第二運算放大器U₂的反相輸入端分別與所述電阻R₁的另一端及所述電容C₁的一端連接，所述第二運算放大器U₂的輸出端分別與所述電容C₁的另一端以及所述第一模擬乘法器A₁的另一輸入端X連接，所述第二運算放大器U₂的同相輸入端接地；

所述第三運算放大器U₃的反相輸入端與所述電阻R₃的一端連接，所述第三運算放大器U₃的同相輸入端接地；

所述電阻R₃的另一端分別與所述第一模擬乘法器的輸出端及所述電阻R₂的一端連接；

其中，所述憶阻器等效電路等效于所述憶阻器的一端為所述電阻R₂的另一端，及等效于所述憶阻器的另一端為所述第一運算放大器U₁的同相輸入端;以及所述第三運算放大器U₃的型號為AD844。

4.根據權利要求1或2所述的控制器，其特征在于，所述求和電路包括運算放大器U及反饋電阻R；所述運算放大器的反向輸入端通過反饋電阻與所述運算放大器的輸出端連接，所述運算放大器的同相輸入端接地；

其中所述求和電路的輸入端為所述運算放大器的反向輸入端。