[實用新型]高速多通道同步采樣時鐘電路

有效

• 申請?zhí)枺?/td>: 201420183591.6
• 申請日: 2014-04-15
• 公開（公告）號: CN203827306U
• 公開（公告）日: 2014-09-10
• 發(fā)明（設(shè)計）人: 鄭志剛;楊松
• 申請（專利權(quán)）人: 成都雷思特電子科技有限責(zé)任公司
• 主分類號: H03K5/14
• 分類號: H03K5/14;G06F1/12
• 代理公司: 成都金英專利代理事務(wù)所(普通合伙) 51218
• 代理人: 袁英

技術(shù)領(lǐng)域

本實用新型涉及一種同步采樣時鐘電路，特別是一種高速多通道同步采樣時鐘電路。

背景技術(shù)

目前，傳統(tǒng)的高速多通道同步采樣時鐘電路通常采用時鐘緩沖芯片，利用時鐘緩沖芯片完成采樣時鐘的分配以及各路時鐘相位的調(diào)整，但采用這種方法實現(xiàn)的多通道采樣時鐘主要存在以下幾個問題：（1）通過時鐘緩沖芯片后，因為器件本身具有一定的噪底，會附加抖動到輸出時鐘內(nèi)，導(dǎo)致采樣電路信噪比惡化；（2）受時鐘緩沖芯片工作原理限制，相位調(diào)整步進較大；（3）時鐘緩沖芯片電路較復(fù)雜，且需同時配套控制電路和供電電路，電路成本高。

實用新型內(nèi)容

本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種高速多通道同步采樣時鐘電路，提高同步采樣電路信噪比指標，通過射頻同軸延遲線長度調(diào)整相位，步進調(diào)整靈活，同時節(jié)約電路成本。

本實用新型的目的是通過以下技術(shù)方案來實現(xiàn)的：高速多通道同步采樣時鐘電路，它包括微波功分電路、多個ADC電路和多個利用電纜傳輸延遲效應(yīng)調(diào)整時鐘信號的射頻同軸延遲線，采樣時鐘信號連接到微波功分電路的信號輸入端，微波功分電路包括有多個信號輸出端，每個信號輸出端均與對應(yīng)的射頻同軸延遲線連接，射頻同軸延遲線的信號輸出端與對應(yīng)ADC電路的采樣時鐘端口連接。

所述的射頻同軸延遲線采用半剛同軸射頻電纜。

所述的射頻同軸延遲線采用無外皮的半柔同軸射頻電纜。

所述射頻同軸延遲線的內(nèi)導(dǎo)體和屏蔽層均直接錫焊在印刷電路板上。

所述射頻同軸延遲線的內(nèi)導(dǎo)體剝離露出1.5mm±0.3mm，屏蔽層剝離露出1.5mm±0.3mm。

所述射頻同軸延遲線的屏蔽層以直徑0.8mm～1.2mm的銅線扣緊，銅線兩端插入地焊盤并錫焊。所述的銅線為浸錫銅線。

所述的射頻同軸延遲線的長度與在采樣時鐘工作頻率下的需要調(diào)整的多個ADC電路端口相位差值成正比。

所述的采樣時鐘頻率大于等于50MHz。

本實用新型具有以下幾個優(yōu)點：

1、無需對采樣時鐘附加抖動，提高了多通道同步采樣電路的信噪比指標；

2、相位調(diào)整值與射頻同軸延遲線的長度、電纜介電常數(shù)及采樣時鐘頻率相關(guān)，介電常數(shù)和采樣時鐘頻率為固定值，僅需調(diào)整射頻同軸延遲線的長度即可實現(xiàn)相位調(diào)整，調(diào)整步進靈活；

3、無需配置時鐘緩沖芯片及其控制、供電電路，結(jié)構(gòu)簡單，節(jié)約成本。

附圖說明

圖1為本實用新型的結(jié)構(gòu)示意圖；

圖2為射頻同軸延遲線端頭剝離工藝要求示意圖；

圖中，1-微波功分電路，2-ADC電路，3-射頻同軸延遲線。

具體實施方式

下面結(jié)合附圖進一步詳細描述本實用新型的技術(shù)方案，但本實用新型的保護范圍不局限于以下所述。

如圖1所示，高速多通道同步采樣時鐘電路，它包括微波功分電路1、多個ADC電路2和多個利用電纜傳輸延遲效應(yīng)調(diào)整時鐘信號的射頻同軸延遲線3，采樣時鐘信號（輸入時鐘）連接到微波功分電路1的信號輸入端，微波功分電路1包括有多個信號輸出端，每個信號輸出端均與對應(yīng)的射頻同軸延遲線3連接，射頻同軸延遲線3的信號輸出端與對應(yīng)ADC電路2的采樣時鐘端口連接。

所述的射頻同軸延遲線3的長度與在采樣時鐘工作頻率下的需要調(diào)整的多個ADC電路2端口相位差值成正比。

作為優(yōu)選，所述的射頻同軸延遲線3可采用半剛同軸射頻電纜或無外皮的半柔同軸射頻電纜。

作為優(yōu)選，所述射頻同軸延遲線3的內(nèi)導(dǎo)體和屏蔽層均直接錫焊在印刷電路板上。

如圖2所示，射頻同軸延遲線3的內(nèi)導(dǎo)體剝離露出1.5mm±0.3mm，屏蔽層剝離露出1.5mm±0.3mm。射頻同軸延遲線3的屏蔽層以直徑0.8mm～1.2mm的銅線扣緊，銅線兩端插入地焊盤并錫焊。

作為優(yōu)選，所述的銅線采用浸錫銅線。

作為優(yōu)選，所述的采樣時鐘頻率大于等于50MHz。

本實用新型的具體實施過程為：

a)通過產(chǎn)品資料或出廠測試值得到微波功分電路1在時鐘工作頻率下各個端口的相位差；

b)統(tǒng)計印制電路板上微波功分電路1工作在時鐘工作頻率時，時鐘電路印制線導(dǎo)致的相位差，子步驟為：

1）統(tǒng)計印制電路板上所有時鐘電路印制線的長度，以最短的時鐘電路印制線為基準，計算出其它時鐘電路印制線的長度差值；

2）通過印制電路板基材產(chǎn)品資料得到介電常數(shù)值；