[實用新型]一種基于DC-DC的帶隙基準電路結構

有效

• 申請號: 201420161360.5
• 申請日: 2014-04-04
• 公開（公告）號: CN203812133U
• 公開（公告）日: 2014-09-03
• 發明（設計）人: 王宇星;蘇蓓蓓;張鳳娟
• 申請（專利權）人: 無錫科技職業學院
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 顧吉云

1.一種基于DC-DC的帶隙基準電路結構，其特征在于：其包括基準電路模塊，所述基準電路模塊包括輸入模塊、帶隙主電路模塊和輸出偏置電壓電路模塊，所述輸入模塊連接所述帶隙主電路模塊的輸入端，所述帶隙主電路模塊的輸出端連接所述輸出偏置電壓電路模塊的輸入端；所述輸入模塊包括電阻R7、MOS管PM6、PM7；所述帶隙主電路模塊包括MOS管PM1~PM5、NM1~NM5、三極管Q1~Q3、電阻R0~R3、電容C0；所述輸出偏置電壓電路模塊包括MOS管NM6、電阻R4~R6、電容C1~C3，所述MOS管PM1~PM7為P溝道MOS管，所述MOS管NM1~NM6為N溝道MOS管，所述MOS管PM1~PM7的源極分別與其對應的襯底極相連，所述MOS管PM6、PM7的源極相連并接電源VDD，所述MOS管PM6的漏極連接所述電阻R7的一端，所述MOS管PM7的漏極與所述MOS管PM1、PM2、PM3、PM4的源極均連接，所述MOS管PM1、PM2的柵極相連接并與所述MOS管PM2的漏極連接后接于所述三極管Q1的集電極，所述MOS管PM3、PM4的柵極相連接并與所述MOS管PM3的漏極連接后接于所述三極管Q2的集電極，所述三極管Q1、Q2的發射極相連后接于所述MOS管NM3的漏極，所述電阻R0的一端連接所述電阻R2的一端、三極管Q1的基極，所述電阻R0的另一端連接所述電阻R1的一端、三極管Q2的基極、MOS管NM4的漏極，所述電阻R1的另一端與所述MOS管NM4的源極、三極管Q3的基極、集電極均相連接，所述MOS管NM4的源極、襯底極相連，所述MOS管NM1的柵極、漏極連接后接于所述MOS管PM1的漏極，所述MOS管NM1、NM2的柵極相連接，所述MOS管NM2的漏極與所述MOS管PM4的漏極、MOS管PM5的柵極、電阻R3的一端均連接，所述電阻R3的另一端連接所述電容C0的一端，所述電阻R4的一端連接所述電阻R5、電容C2的一端，所述電阻R5的另一端連接所述電阻R6、電容C1的一端，所述MOS管NM5的漏極、MOS管NM4、NM6的柵極、MOS管PM5的源極、電阻R2、R4的另一端、電容C3的一端均連接于所述電阻R7的另一端，所述MOS管NM1、NM2、NM3、NM5的源極、襯底極、MOS管NM6的源極、漏極、襯底極、三極管Q3的發射極、電阻R6、電容C0、C1、C2、C3的另一端、MOS管PM5的漏極均相連后接地；所述MOS管PM6、NM3的柵極分別為輸入模塊、帶隙主電路模塊的電壓偏置端；所述MOS管PM7、NM5的柵極分別為輸入模塊、帶隙主電路模塊的信號使能端。

2.根據權利要求1所述的一種基于DC-DC的帶隙基準電路結構，其特征在于，所述電阻R0、R1、R2均采用高阻類型；所述MOS管PM1、PM2、PM3、PM4均采用低閾值類型。